DSP

quartus II 9.0 和 modlesim 联合仿真问题解决

2019-07-13 19:43发布

站内文章 / DSP
14683 0 1691

                                     quartus  II 9.0 和 modlesim 联合仿真问题解决办法

第一：用modelsim+quartus的时候需要在quartus中设置modelsim的路径，quartus->tools->general->EDA tool options ，在右边选择modelsim_altera的安装路径，如下图：
注意是modlsim Altera ,找到modelsim_ase下面的win32aloem 才可以连接到modlsim  如图：
其次modlsim 界面 如图：

第二、在Quartus->Assigment->setting->simulation中设置仿真工具（选择modelsim_Altera），输出netlist语言（选择 VHDL or Verilog）,然后在下面添加testbench; 如图所示： 其次：点击TestBenches出现下图：

再其次：
添加 test Bench name  页面前三行名字相同  最后找到你的test Bench .vht文件 或者.vt文件 点击add


附上生成testbench 方法：我们点击之后系统会自动在目录：当前文件夹 （一般在工程文件simulation里面， 和你设置的相应）  中产生一个测试激励文件 xxx.vt(Verilog test bench) 或者 xxx.vht(VHDL test bench), 文件名跟你工程中的Top module 的名字一样， 后缀为.vt或者.vht。  如图：
 以上就是quartus II 和 modelsim 联合仿真的方法，下篇会介绍一个实例。。。更加明确和详细的modelsim 仿真。。。

热门文章