基于Virtex系列FPGA的可编程嵌入式信号处理背板的设计 　　由于对Virtex系列FPGA进行了充分理解和熟悉，我们研制了基于自行开发的XPCI总线的可编程嵌入式信号处理背板。由于Virtex系列FPGA内部结构相同，外部引脚兼容，只是在系统门数上有所区别，我们采用了XCV200PQ240-4作为可编程嵌入式信号处理背板的主处理芯片，与FPGA接口的DSP采用功能强大、接口灵活的TMS320C40DSP。背板中DSP的应用目的是对FPGA进行管理和控制、对FPGA处理结果进行分析、通过DSP软件实现其他相关功能，以提高系统设计的灵活性。C40DSP具有两组外部总线资源和6个高速通信口，能方便灵活地实现系统扩展。背板中FPGA可根据设计需要选择不同规模的芯片。 　　背板上主要包含1片XCV200PQ240FPGA、1片TMS320C40DSP、1片XC9536CPLD、1片EDI8L512SRAM(512K×32bit)、1片AT49020Flash2Mbit　、DSP调试JTAG接口、FPGA调试X_Checker接口、CPLD调试JTAG接口、自行开发XPCI接口及5个独立DSP通信口。背板所有器件除DSP外均采用贴片封装、双面装焊，使得背板的尺寸较小(76mm×127mm×12mm)，DSP外围512K×32bitSRAM使得背板系统能够满足大部分应用程序的要求。2MbitFlash用于固化FPGA配置和DSP应用程序代码。背板系统既可以独立工作(Standalone方式)，也可以通过XPCI总线嵌入系统工作(Plug_in方式)。 　　背板系统以40MHz晶振输出作为时钟，C40DSP工作在40MHz时钟下，XCV200FPGA以40MHz时钟作为输入，在内部通过DDL电路可将内部工作时钟倍频到180MHz。DSP通过本地总线(LA0..30、LD0..31)以TTL兼容方式与FPGA接口，占用FPGA 65bit I/O资源;DSP通过本地总线对FPGA进行配置、参数设置及数据交换，实现软硬件之间的协同处理。 　　Virtex系列FPGA内部供电电压为2.5V，I/O通过VCCO和VREF控制实现与各种电平接口之间的兼容;与TTL兼容的VCCO控制电压为3.3V，VREF作为一般I/O使用;Virtex的I/O分组方式实现使得不同电平接口得以在同一芯片设计中共存。 　　背板通过168线XPCI总线与外部系统接口，XPCI总线主要包含三大部分：电源接口、FPGA的可编程I/O口、DSP接口。电源接口包括给DSP、CLPD、SRAM及其他TTL逻辑供电的5V电源，给XCV200PQ240等Virtex系列FPGA内部工作逻辑供电的2.5V电源，I/O接口供电电平VCCO和分组参考电平VREF(Bank0～Bank7　FPGA可编程I/O接口主要提供了64个从Virtex系列FPGA引出的可编程I/O引脚，用于设计特定逻辑;DSP接口提供了TMS320C40DSP主总线接口、中断口和通信端口0及TCLK0和TCLK1，用于系统扩展及与用户程序之间的数据交换。 　　背板有丰富的配置及调试接口。Virtex系列FPGA在板上可实现三种配置方式：从串方式(通过Xlinx专用X_Checker接口)、JTAG方式(通过XPCI接口提供给用户)、Select_RAM方式(通过DSP和XC9536CPLD实现);DSP调试通过专用14芯JTAG接口完成;CPLD逻辑可通过标准JTAG电缆实时修改配置。DSP其他5个通信口通过5个IDC14插座输出，可根据系统实际需要选用。