DSP

关于AD芯片采样时序的说明

2019-07-13 20:25发布


关于AD芯片采样时序的说明  


CCD模式 CCD模式主要针对各种黑白、彩 {MOD}CCD原始信号。对于CCD模式的输入通道有如下7个模块,其中模块(1)到(4)是CCD模式的专用模块,(5)到(7)是公用模块,在此一并介绍。 1)直流重建: 直流重建的目的是实现直流电平箝位。由于CCD的输出信号因为包含了一个较大的直流成分,这个直流量很容易造成放大器的饱和或者引起共模效应。因此,CCD的输出信号不能往往不能直接加到后续放大器的输入端。直流重建电路的功能是从信号中恢复出优化的信号直流分量,即将叠加在CCD像素上的直流电平恢复到一个希望的值。在实际电路设计中,将CCD输出信号经过一个0.1uF的耦合电容连接到AD9824CCD信号输入引脚,在耦合电容端产生一个理想的直流偏置电压,可以将CCD信号的直流电平箝位在1.5V左右。   2)相关双采样(CDS): 相关双采样(CDS)是根据CCD输出信号和噪声信号的特点而设计,它能消除复位噪声的干扰,对噪声和低频噪声也有抑制作用,可以显著改善信噪比,提高信号检测精度。由于CCD每个像元的输出信号中既包含有光敏信号,也包含有复位脉冲电压信号,若在光电信号的积分开始时刻和积分结束时刻,分别对输出信号采样(在一个信号输出周期内,产生两个采样脉冲,分别采样输出信号的两个电平,即一次是对复位电平进行采样,另一次是对信号电平进行采样),并且使得两次采样时间之间的间隔远小于时间常数Ron为复位管的导通电阻),这样两次采样的噪声电压相差无几,两次采样的时间又是相关的[3]。若将两次采样值相减,就基本消除了复位噪声的干扰,得到信号电平的实际有效幅值。图3中所示两个时钟信号SHPSHD用来进行双采样。通过设置SHPPOSLOCSHDPOSLOC寄存器来决定SHPSHD的采样位置,SHP采样参考电 平,SHD采样有效电平,采样位置的设定是得到好的CCD信号的关键。因SHPSHD均在内部产生,外部并没有输出管脚,故无法用示波器 显示采样信号 关于AD芯片采样时序的说明 - arlen.opcom - 请你幸福    3 CCD模式时序图 3)输入箝位:    输入箝位的目的是去除CCD的黑电平偏移。一些面阵CCD信号有很大的黑电平偏移电压,如果不及时将这个偏移量去除,将会对芯片内部VGA电路的可用放大空间有很大的影响。与其它模拟前端芯片的结构不同,AD9824CCD信号进入芯片后就去除了这个偏移电平,这样做有两个好处:其一是减小对芯片采集通道中的黑电平箝位模块的影响,其二是确保VGA有更大的电压放大的空间。 CDS处理的CCD信号送至下一个电路。箝位电路用来消除信号链中的残留偏压,并且跟踪CCD暗像素的频率成份,错误的信号将被过滤掉,所以噪声 降低,去掉偏压还可减小对增益改变的影响。内部箝位信号为CLPOB,箝位位置通过配置寄存器来改变。具体的寄存器配置内容需根据AD datasheetCCDdatasheet的要求进行配置,只需根据CCD行转移信号找出black pixeleffective pixel的位置即可。 4)可编程像素增益(PxGA     PxGA顾名思义就是针对像素的增益,它可以通过一个可编程的增益放大器同时产生四种不同的增益值,实现对像素的多元化增益。这样,输出电压较低的像素可以通过PxGA 适当的放大配合输出电压较高的像素。PxGA有的时候也用在彩 {MOD}面阵CCD的 {MOD}彩白平衡。这四种像素增益值可以通过 {MOD}彩控制电路(color steering)进行选择。AD98247种 {MOD}彩控制模式,满足不同的彩 {MOD}面阵CCD   5)可变增益放大器(VGAVARIABLE GAIN AMPLIFIER     AD9974提供了一个分辨率为10位、增益范围为6dB42dBVGA,再加上采样通道前端的PxGA大约6dB的增益,AD9974可以为输入信号提供6dB42dB的增益范围。VGA的增益系数由串口对相应寄存器的进行配置,具体的VGA增益值公式为:        Code Range       Gain Equation(dB)          0-1023         Gain=(0.0353)(code) + 5.1dB      …………             1 公式(1)中的code为相应寄存器的10bit数据值。   6)黑电平箝位    黑电平箝位环路模块用来移除采样通道中剩余的偏移电压,同时能够跟随CCD黑电平信号的低频变化。它的工作原理是:首先,通过对相应寄存器配置,获得需要的箝位电平,可调范围为01020LSB;然后,在信号的消隐期,ADC的输出电压与用户通过寄存器配置的黑电平向比较;最后,比较后的信号通过滤波降低噪声,将修正的信号通过DAC重新输入ADC通常,黑电平箝位环路应在每个行周期变化一次,但实际上这个环路可以变化得更慢以适应特殊得需要。如果在芯片外部已经有相应的箝位芯片或者电路,AD9824的和电平箝位环路可以通过寄存器的bit5关闭。当这个环路关闭的时候,这个寄存器仍旧可以用来提供可编程的偏移量。 视频信号的黑电平出现在行信号的脉冲中,作为新的一行开始的标志。 7A/D转换器 AD9974内部含有一个高速、低功耗的A/D转换器。它的高性能体现在:精度为14位;采样率为60MHz;差分非线性好于0.5[1.2]LSB2V的输入幅值范围;更好的抗噪能力。   LSB: Least Significant Bit 最低有效位
LSB(Least Significant Bit),意为最低有效位;MSB(Most Significant  Bit),意为最高有效位,若MSB=1,则表示数据为负值,若MSB=0,则表示数据为正。 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ 当选择模数转换器(ADC)时,最低有效位(LSB)这一参数的含义是什么?有位工程师告诉我某某生产商的某款12位转换器只有7个可用位。也就是说,所谓12位的转换器实际上只有7位。他的结论是根据器件的失调误差和增益误差参数得出的,这两个参数的最大值如下:   失调误差 =±3LSB,   增益误差 =±5LSB,   乍一看,觉得他似乎是对的。从上面列出的参数可知最差的技术参数是增益误差(±5 LSB)。进行简单的数学运算,12位减去5位分辨率等于7位,对吗?果真如此的话,ADC生产商为何还要推出这样的器件呢?增益误差参数似乎表明只要购买成本更低的8位转换器就可以了,但看起来这又有点不对劲了。正如您所判断的,上面的说法是错误的。   让我们重新来看一下LSB的定义。考虑一个12位串行转换器,它会输出由1或0组成的12位数串。通常,转换器首先送出的是最高有效位(MSB)(即LSB +  11)。有些转换器也会先送出LSB。在下面的讨论中,我们假设先送出的是MSB(如图1所示),然后依次送出MSB-1 (即 LSB + 10)和MSB -2(即LSB + 9)并依次类推。转换器最终送出MSB -11(即LSB)作为位串的末位。   LSB这一术语有着特定的含义,它表示的是数字流中的最后一位,也表示组成满量程输入范围的最小单位。对于12位转换器来说,LSB的值相当于模拟信号满量程输入范围除以212 或  4,096的商。如果用真实的数字来表示的话,对于满量程输入范围为4.096V的情况,一个12位转换器对应的LSB大小为1mV。但是,将LSB定义为4096个可能编码中的一个编码对于我们的理解是有好处的。   让我们回到开头的技术指标,并将其转换到满量程输入范围为4.096V的12位转换器中:   失调误差 = ±3LSB =±3mV,   增益误差 =±5LSB = ±5mV,    这些技术参数表明转换器转换过程引入的误差最大仅为8mV(或 8个编码)。这绝不是说误差发生在转换器输出位流的LSB、LSB-1、LSB-2、LSB-3、LSB-4、LSB-5、LSB-6和 LSB-7 八个位上,而是表示误差最大是一个LSB的八倍(或8mV)。准确地说,转换器的传递函数可能造成在4,096个编码中丢失最多8个编码。丢失的只可能是最低端或最高端的编码。例如,误差为+8LSB ((+3LSB失调误差) + (+5LSB增益误差)) 的一个12位转换器可能输出的编码范围为0 至 4,088。丢失的编码为4088至4095。相对于满量程这一误差很小仅为其0.2%。与此相对,一个误差为-3LSB((-3LSB失调误差)— (-5LSB增益误差))的12位转换器输出的编码范围为3至4,095。此时增益误差会造成精度下降,但不会使编码丢失。丢失的编码为0、1和2。这两个例子给出的都是最坏情况。在实际的转换器中,失调误差和增益误差很少会如此接近最大值。   在实际应用中,由于ADC失调或增益参数的改进而使性能提升的程度微不足道,甚至可以忽略。但是,对于那些将精度作为一项设计目标的设计人员来说,这种假设太过绝对。利用固件设计可以很容易地实现数字校准算法。但更重要的是,电路的前端放大/信号调理部分通常会产生比转换器本身更大的误差。   通过上面的讨论可以对本文开头提到的错误结论有一个更为全面而清晰的认识。事实上,上述的12位转换器的精度约为11.997位。采用微处理器或单片机可以利用简单的校准算法消除这种失调和增益误差,这对设计人员来说无疑是个好消息。
原文地址:http://dpinglee.blog.163.com/blog/static/1440977532011124556364/