转自：http://blog.chinaaet.com/detail/18747 1、理论上理想的电容其阻抗随频率的增加而减少(1/jwc)，但由于电容两端引脚的电感效应，这时电容应该看成是一个LC串联谐振电路，自谐振频率即器件的SRF(Self-Resonant Frequency)参数，这表示频率大于SRF值时，电容变成了一个电感，如果电容对地滤波，当频率超出SRF后，对干扰的抑制就大打折扣，所以需要一个较小的电容并联对地，可以想想为什么？原因在于小电容的SRF值大，对高频信号提供了一个对地通路，所以在电源滤波电路中我们常常这样理解：大电容滤低频,小电容滤高频，根本的原因在于SRF (自谐振频率)值不同，当然也可以想想为什么？如果从这个角度想，也就可以理解为什么电源滤波中电容对地脚为什么要尽可能靠近地了。 2、那么在实际的设计中，我们常常会有疑问，我怎么知道电容的SRF是多少？就算我知道SRF值，我如何选取不同SRF值的电容值呢？是选取一个电容还是两个电容？电容的SRF值和电容值、电容的引脚电感有关，所以相同容值的0402、0603或直插式电容的SRF值也不会相同，当然获取SFR值的途径有两个，一是器件的Data sheet，如22pF0402电容的SFR值在2G左右, 二是通过网络分析仪直接量测其自谐振频率，想想如何量测？知道了电容的SFR值后，用软件仿真，如RFsim99，选一个或两个电容在于你所供电电路的工作频带是否有足够的噪声抑制比。仿真完后，那就是实际电路试验，如调试手机接收灵敏度时，LNA的电源滤波是关键，好的电源滤波往往可以改善几个dB。理论上两个电容并联的容值是它们的和，但是在实际应用中，我看到有人把不同容值的两个磁片电容并联使用，想让容值大的滤掉低频，容值小的滤掉高频。我们在做板子的电源插口的时候也是这么做的，用100uF的极性电容再并联一个0.1uF的电容。理由是，实际的电容可以看成是由电阻、电感和电容串连的。 大容量的电容器一般是用长条型极板卷绕而成，这就不开避免的存在电感和电阻。电感使高频性能变差，电阻使容抗增大，所以在高性能的电源中往往使用多个不同容量的极性电容和无极性电容并联。 一般没有什么要求，如精度、容抗等的电路没有必要采用容值相同的电容并联，如果现有电容器容量达不到线路要求可以采用并联方式，其效果只是增大电容器的容量。如果电路中有精度要求，可以采用并联方式提高精度，比如需要一只0.2uF的电容器，一般产品接近的为0.22uF，则可以采用两只0.1uF的电容并联而成。在有容抗要求的电路中，可以采用容值相同的电容器并联来降低容抗。 3、 两个常用的简单概念 什么是旁路？旁路(Bypass)，是指给信号中的某些有害部分提供一条低阻抗的通路。电源中高频干扰是典型的无用成分，需要将其在进入目标芯片之前提前干掉，一般我们采用电容达到该目的。用于该目的的电容就是所谓的旁路电容(Bypass Capacitor)，它利用了电容的频率阻抗特性(理想电容的频率特性随频率的升高，阻抗降低，这个地球人都知道)，可以看出旁路电容主要针对高频干扰(高是相对的，一般认为20MHz以上为高频干扰，20MHz以下为低频纹波)。 什么是去耦？去耦（Decouple），最早用于多级电路中，为保证前后级间传递信号而不互相影响各级静态工作点的而采取的措施。在电源中去耦表示，当芯片内部进行开关动作或输出发生变化时，需要瞬时从电源线上抽取较大电流，该瞬时的大电流可能导致电源线上电压的降低，从而引起对自身和其他器件的干扰。为了减少这种干扰，需要在芯片附近设置一个储电的“小水池”以提供这种瞬时的大电流能力。 在电源电路中，旁路和去耦都是为了减少电源噪声。旁路主要是为了减少电源上的噪声对器件本身的干扰(自我保护)；去耦是为了减少器件产生的噪声对电源的干扰(家丑不外扬)。有人说去耦是针对低频、旁路是针对高频，我认为这样说是不准确的，高速芯片内部开关操作可能高达上GHz，由此引起对电源线的干扰明显已经不属于低频的范围，为此目的的去耦电容同样需要有很好的高频特性。