在同步时序电路系统中，许多设备的输出端电平可能同时发生转换，毛刺和噪声将非常严重，以至于电路无法可靠地工作。这个问题在大尺寸印制电路板上尤为严重，因为器件间的连线以及地线更长。如果一组数据线恰好同时发生从高到低的电平转换，将产生非常大的地线电流，可能使整个电路发生逻辑错误。这种偶发性故障是由噪声引起的，它也说明了为什么有必要对微处理器系统的扩展存储器进行测试（这种测试使存储器的16根数据线和24根地址线同时发生电平状态转换）。 　　最好的设计方法是使用大面积地线（以减小电感）。最好能够在多层印制电路板中使用单独的地线层，即使没有这个条件，至少也要在双层电路板的两面敷上“网格状”地线。此外，大量使用旁路电容也是必须的。这些问题在高电压CMOS上不那么明显（因为其状态转换比较慢），而在F，AS以及AC（T）系列逻辑电路中非常眼中。事实上，AC（T）系列的这类问题非常突出，以至于生成厂家不再把芯片上的电源和地的管脚位置设计成“边角型”，而是设计成“中间管脚”，因为把电源和地的管脚放在一排管脚的中间会减小其内部的电感。此外，有的厂家还是用的多达4个的邻近管脚，以进一步降低对地电感。考虑到这些噪声问题，设计时最好使用更加高速的数字逻辑芯片。   摘自《电子学》中章节9.2.1