电源

去耦电容工作原理

2019-07-14 00:47发布

站内文章 / 电源技术
16104 0 1664
转自：http://gxichun.blog.sohu.com/   高手和前辈们总是告诉我们这样的经验法则：“在电路板的电源接入端放置一个 1 ～ 10 μ F 的电容，滤除低频噪声；在电路板上每个器件的电源与地线之间放置一个 0.01 ～ 0.1 μ F 的电容，滤除高频噪声。”在书店里能够得到的大多数的高速 PCB 设计、高速数字电路设计的经典教程中也不厌其烦的引用该首选法则（老外俗称 Rule of Thumb ）。但是为什么要这样使用呢？ 首先就我的理解介绍两个常用的简单概念。      什么是旁路？旁路（ Bypass ），是指给信号中的某些有害部分提供一条低阻抗的通路。电源中高频干扰是典型的无用成分，需要将其在进入目标芯片之前提前干掉，一般我们采用电容到达该目的。用于该目的的电容就是所谓的旁路电容（ Bypass Capacitor ） , 它利用了电容的频率阻抗特性（理想电容的频率特性随频率的升高，阻抗降低，这个地球人都知道），可以看出旁路电容主要针对高频干扰（高是相对的，一般认为 20MHz 以上为高频干扰， 20MHz 以下为低频纹波）。      什么是退耦？退耦（ Decouple ）， 最早用于多级电路中，为保证前后级间传递信号而不互相影响各级静态工作点的而采取的措施。在电源中退耦表示，当芯片内部进行开关动作或输出发生变化时，需 要瞬时从电源在线抽取较大电流，该瞬时的大电流可能导致电源在线电压的降低，从而引起对自身和其他器件的干扰。为了减少这种干扰，需要在芯片附近设置一个 储电的“小水池”以提供这种瞬时的大电流能力。     在电源电路中，旁路和退耦都是为了减少电源噪声。旁路主要是为了减少电源上的噪声对器件本身的干扰（自我保护）；退耦是为了减少器件产生的噪声对电源的干扰（家丑不外扬）。有人说退耦是针对低频、旁路是针对高频，我认为这样说是不准确的，高速芯片内部开关操作可能高达上 GHz ，由此引起对电源线的干扰明显已经不属于低频的范围，为此目的的退耦电容同样需要有很好的高频特性。本文以下讨论中并不刻意区分退耦和旁路，认为都是为了滤除噪声，而不管该噪声的来源。      简单说明了旁路和退耦之后， 我们来看看芯片工作时是怎样在电源线上产生干扰的。我们建立一个简单的IO Buffer模型， 输出采用图腾柱 IO 驱动电路，由两个互补 MOS 管组成的输出级驱动一个带有串联源端匹配电阻的传输线（传输线阻抗为 Z0 ）。      设电源引脚和地引脚的封装电感和引线电感之和分别为： Lv 和 Lg 。两个互补的 MOS 管（接地的 NMOS 和接电源的 PMOS ）简单作为开关使用。假设初始时 刻传输在线各点的电压和电流均为零，在某一时刻器件将驱动传输线为高电平，这时候器件就需要从电源管脚吸收电流。在时间 T1 ，使 PMOS 管导通，电流从 PCB 板上的 VCC 流入，流经封装电感 Lv ，跨越 PMOS 管，串联终端电阻，然后流入传输线，输出电流幅度为 VCC/ （ 2 × Z0 ）。电流在传输线网络上持续一个完整的返回（ Round-Trip ）时间，在时间 T2 结束。之后整个传输线处于电荷充满状态，不需要额外流入电流来维持。当电流瞬间涌过封装电感 Lv 时，将在芯片内部的电源提供点产生电压被拉低的扰动。该扰动在电源中被称之为同步开关噪声（ SSN ， Simultaneous Switching Noise ； SSO ， Simultaneous Switching Output Noise ）或 Delta I 噪声。     在时间 T3 ，关闭 PMOS 管，这一动作不会导致脉冲噪声的产生，因为在此之前 PMOS 管一直处于打开状态且没有电流流过的。同时打开 NMOS 管，这时传输线、地平面、封装电感 Lg 以及 NMOS 管形成一回路，有瞬间电流流过开关 B ，这样在芯片内部的地结点处产生参考电平点被抬高的扰动。该扰动在电源系统中被称之为地弹噪声（ Ground Bounce ，我个人读着地 tan ）。    实际电源系统中存在芯片引脚、 PCB 走线、电源层、底层等任何互联机都存在一定电感值，因此上面就 IC 级分析的 SSN 和地弹噪声在进行 Board Level 分析时，以同样的方式存在，而不仅仅局限于芯片内部。就整个电源分布系统来说（ Power Distribute System ）来说，这就是所谓的电源电压塌陷噪声。因为芯片输出的开关操作以及芯片内部的操作，需要瞬时的从电源抽取较大的电流，而电源特性来说不能快速响应该电流变化，高速开关电源开关频率也仅有 MHz 量级。为了保证芯片附近电源在线的电压不至于因为 SSN 和地弹噪声降低超过器件手册规定的容限，这就需要在芯片附近为高速电流需求提供一个储能电容，这就是我们所要的退耦电容。    所以电容重要分布参数的有三个： 等效? 联电阻 ESR 等效? 联电感 ESL 、 等效并联电阻EPR Rp 。其中最重要的是 ESR 、 ESL ，实际在分析电容模型的时候一般只用 RLC 简化模型，即分析电容的 C 、 ESR 、 ESL 。因为寄生参数的影响，尤其是 ESL 的影响，实际电容的频率特性表现出阻抗和频率成“ V ”字形的曲线，低频时随频率的升高，电容阻抗降低；当到最低点时，电容阻抗等于 ESR ；之后随频率的升高，阻抗增加，表现出电感特性（归功于 ESL ）。因此对电容的选择需要考虑的不仅仅是容值，还需要综合考虑其他因素。     所有考虑的出发点都是为了降低电源地之间的感抗（满足电源最大容抗的条件下），在有瞬时大电流流过电源系统时，不至于产生大的噪声干扰芯片的电源地引脚。

热门文章