一.数模混合供电设计中，需要特别注意电源信号之间的干扰和隔离，因而需要建立不同的电源区域（Power Domain）:
1)模拟模块的工作区域一般放置在芯片的某个角落，其间不应该混合放置数字模块；
2）模拟区域需要单独供电，给模拟信号供电的I/O单元应该放在模拟模块的边上，尽量缩短供电线路的长度；
3）在模拟模块周围放置保护隔离环（Guard Ring）； 如上图某芯片电源规划图：
1）模拟信号模块的放置。模拟PLL和模拟信号模块处于芯片的右下角，右下角I/O单元均为模拟信号用的信号端口，在PLL和模拟信号模块周围放置的都是低频信号模块，以避免数字信号跳变对模拟信号的影响；
2）数模信号模块的供电。模拟PLL和模拟信号模块分别具有数字和模拟供电两部分组成，其中模拟供电在内部，数字供电在外部；两个模块之间的模拟供电环是相通的，在外围的数字供电部分与芯片的数字供电部分相联合，在其底下加上保护环（guarding ring）用以隔离；
3）数模信号模块中的电源环。电源环设计可以采用多层金属完成，节约电源环的宽度，降低电源环所占据的芯片面积；
4）数模信号模块的电源网络。数模信号模块中的电源网格设计采用高层金属完成布线，在高频区域，电源网格较为密集，在低频区域电源网格较为稀疏；
5）数模信号模块中的电源设计方案。在整个芯片中，模拟的电源设计部分采用了自上而下和自下而上（不懂）的两种设计过程，这是模块电源的典型设计方法。 二.当时钟网络要求非常严格时，要求插入延时和时钟偏差都非常小，例如当频率达到1GHz时，则无法通过自动时钟树综合实现时，需要像电源网格一样在布图规划阶段单独设计 三.电平转换单元的插入
MSV多电源供电 相同电压给不同模块供电
MSMV多电源多电压供电 不同电压给不同模块供电：
MSMV情况下，要插入电平转换单元 四.当设计中存在被关闭的电压域，为了不使关闭区域与非关闭区域相互影响，必须在所有的接口处添加隔离单元(isolation cell)，并要:①检查出所有需要添加隔离网络的信号端口 ；②在相应的接口信号处添加隔离单元。 五.布局
1.展平式布局
1）模块的摆放与布局
2）标准单元的摆放和优化
2.层次化布局
步骤：

• 先分配子模块
• 作子模块的布局
• 所有子模块完成后在顶层组装

1）.子模块的约束类型制定

• 向导约束：
  为模块指定向导范围，属于该模块的标准单元，可以放置在该向导范围内，也可以放在向导范围之外；不属于该模块的标准单元sc也可以放置在该向导范围内；
• 区域约束：
  属于该模块的sc只能放在指定区域内，且该区域内还可以放置其他的模块单元
• 限制约束属于该模块的sc只能放在该区域内，且不允许放置其他模块中的标准单元

2）子模块位置大小的制定
为各个模块指定约束后，需要在芯片内部指定模块的大小和位置，模块的大小确定主要看面积利用率的大小，它是指标准单元总面积与模块在芯片内部所分布面积之比，当初始利用率低于70%时，较容易布通，而当利用率高于85%时，则会出现较大的拥塞，导致无法完成布线。 关于模块位置和模块面积调整的例子
3.布局目标预估
标准单元布局优化完成后，需要对设计进行拥塞分析（congestion）、静态时序分析、噪声分析和电源分析从而确定布局的好坏

• 各个模块的位置相对确定，每个标准单元都被放置在相应的位置，并具有自己的形态(attribute)，整个设计的拥塞程度相对均匀合理，基本满足布通的要求。
• 满足设计规则的要求，即除了时钟网络，其它的高扇出网络，如复位信号等都插入了相应的驱动单元，从而满足最大电容，最大扇出和最大信号转换时间的等设计约束，时钟网络上的设计规则需要在时钟树综合阶段完成。
• 芯片的时序和供电较为良好。芯片的时序主要体现在setup时间的违规，芯片的hold时间违规一般是在时钟树综合之后完成。