基于DSP开发系统的PCB设计对最终系统的性能有着重要的影响。特别是对于DSP，管脚多且管脚间的间距小，导致布线时线间距受到限制，容易受到干扰。为了有效抑制干扰，在布局时输入时钟应尽可能靠近DSP，使其输入线路尽可能短，并使晶振外壳接地；为了减小芯片上的电源电压瞬时过冲，在电源的输入端使用去耦电容；电源是系统的主要干扰源，使用旁路电容及去耦电容来尽量减小电源对系统的影响。在设计中，可以利用0．1μF的电容来避免内在的振动和高频噪声，利用10～100μF的旁路电容减小电压输出的脉动。基于以上考虑，DSP开发系统才能够稳定可靠地运行。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn//data/attach/topic/topicKPo7gB.jpg', '推荐 wu_chaowei 的文章《旁路电容及去耦电容》','https://www.xiaopingtou.net/article-89164.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}