原文地址：http://blogold.chinaunix.net/u/27817/showart_304150.html   (1) 晶体管+上拉电阻法 
    就是一个双极型三极管或 MOSFET，C/D极接一个上拉电阻到正电源，输入电平很灵活，输出电平大致就是正电源电平。 

(2) OC/OD 器件+上拉电阻法 
    跟 1) 类似。适用于器件输出刚好为 OC/OD 的场合。 

(3) 74xHCT系列芯片升压 (3.3V→5V) 
    凡是输入与 5V TTL 电平兼容的 5V CMOS 器件都可以用作 3.3V→5V 电平转换。 
    ——这是由于 3.3V CMOS 的电平刚好和5V TTL电平兼容（巧合），而 CMOS 的输出电平总是接近电源电平的。 
    廉价的选择如 74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/...) 系列 (那个字母 T 就表示 TTL 兼容)。 

(4) 超限输入降压法 (5V→3.3V, 3.3V→1.8V, ...) 
    凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平。 
    这里的"超限"是指超过电源，许多较古老的器件都不允许输入电压超过电源，但越来越多的新器件取消了这个限制 (改变了输入级保护电路)。 
    例如，74AHC/VHC 系列芯片，其 datasheets 明确注明"输入电压范围为0~5.5V"，如果采用 3.3V 供电，就可以实现 5V→3.3V 电平转换。     

(5) 专用电平转换芯片 
    最著名的就是 164245，不仅可以用作升压/降压，而且允许两边电源不同步。这是最通用的电平转换方案，但是也是很昂贵的 (俺前不久买还是￥45/片，虽是零售，也贵的吓人)，因此若非必要，最好用前两个方案。 

(6) 电阻分压法 
    最简单的降低电平的方法。5V电平，经1.6k+3.3k电阻分压，就是3.3V。 

(7) 限流电阻法 
    如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻。某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如 74HC 系列为 20mA)，仍然是安全的。 

(8) 无为而无不为法 
    只要掌握了电平兼容的规律。某些场合，根本就不需要特别的转换。例如，电路中用到了某种 5V 逻辑器件，其输入是 3.3V 电平，只要在选择器件时选择输入为 TTL 兼容的，就不需要任何转换，这相当于隐含适用了方法3)。 

(9) 比较器法 
    算是凑数，有人提出用这个而已，还有什么运放法就太恶搞了。 

2. 电平转换的"五要素" 

(1) 电平兼容 
    解决电平转换问题，最根本的就是要解决逻辑器件接口的电平兼容问题。而电平兼容原则就两条： 
    VOH > VIH 
    VOL < VIL 
    再简单不过了！当然，考虑抗干扰能力，还必须有一定的噪声容限： 
    |VOH-VIH| > VN+ 
    |VOL-VIL| > VN- 
    其中，VN+和VN-表示正负噪声容限。 
    只要掌握这个原则，熟悉各类器件的输入输出特性，可以很自然地找到合理方案，如前面的方案(3)(4)都是正确利用器件输入特性的例子。 

(2) 电源次序 
    多电源系统必须注意的问题。某些器件不允许输入电平超过电源，如果没有电源时就加上输入，很可能损坏芯片。这种场合性能最好的办法可能就是方案(5)——164245。如果速度允许，方案(1)(7)也可以考虑。 

(3) 速度/频率 
    某些转换方式影响工作速度，所以必须注意。像方案(1)(2)(6)(7)，由于电阻的存在，通过电阻给负载电容充电，必然会影响信号跳沿速度。为了提高速度，就必须减小电阻，这又会造成功耗上升。这种场合方案(3)(4)是比较理想的。 

(4) 输出驱动能力 
    如果需要一定的电流驱动能力，方案(1)(2)(6)(7)就都成问题了。这一条跟上一条其实是一致的，因为速度问题的关键就是对负载电容的充电能力。 
     
(5) 路数 
    某些方案元器件较多，或者布线不方便，路数多了就成问题了。例如总线地址和数据的转换，显然应该用方案(3)(4)，采用总线缓冲器芯片(245,541,16245...)，或者用方案(5)。 

(6) 成本&供货 
    前面说的164245就存在这个问题。"五要素"冒出第6个，因为这是非技术因素，而且太根本了，以至于可以忽略。 RS232的电平是多少呢？
RS232电平发送器为+5V～+15V为逻辑负，-5V～-15V为逻辑正

接收器典型的工作电平在+3～+12V与-3～-12V。由于发送电平与接收电平的差仅为2V至3V左右，所以其共模抑制能力差，再加上双绞线上的分布电容，其传送距离最大为约15米，最高速率为20kb/s。RS-232是为点对点（即只用一对收、发设备）通讯而设计的，其驱动器负载为3～7kΩ。所以RS-232适合本地设备之间的通信。 RS485的电平是多少呢？

发送驱动器A、B之间的正电平在+2～+6V，是一个逻辑状态1，负电平在-2～-6V，是另一个逻辑状态0。（具体数值可能有误，回头测试一下！）

当在收端AB之间有大于+200mV的电平时，输出正逻辑电平，小于-200mV时，输出负逻辑电平。接收器接收平衡线上的电平范围通常在200mV至6V之间。 TTL电平是多少呢？
TTL电平为2.0V～5V为逻辑正，0～0.8V为逻辑负 CMOS电路的电平是多少？
CMOS电平：
输出逻辑1电平电压接近于电源电压，逻辑电平0接近于0V。而且具有很宽的噪声容限。

输入逻辑1电平电压大于电源电压的1/2 VCC～VCC；
输入逻辑0电平电压小于电源电压的1/2 VCC～gnd； 高电平低电平是什么意思【转】
高电平低电平是什么意思
悬赏分：0 - 解决时间：2006-1-3 14:53
我们学汇编的时候讲到电平这一概念，是什么意思？是不是跟高电压低电压一样的？
提问者： zjstandup - 秀才 二级 
最佳答案
逻辑电平的一些概念 
要了解逻辑电平的内容，首先要知道以下几个概念的含义： 
1：输入高电平（Vih）： 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 
2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。 
3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。 
4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。 
5：阀值电平(Vt)： 数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平 对于一般的逻辑电平，以上参数的关系如下： 
Voh > Vih > Vt > Vil > Vol。 
6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。 
7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）。 
8：Iih：逻辑门输入为高电平时的电流（为灌电流）。 
9：Iil：逻辑门输入为低电平时的电流（为拉电流）。 
门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件： 
（1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih） 
（2）：RL > （VCC－Vol）/（Iol＋m*Iil） 
其中n：线与的开路门数；m：被驱动的输入端数。 
：常用的逻辑电平 
·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。 
·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。 
·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。 
·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。 
·低电压的逻辑电平还有2.5V和1.8V两种。 
·ECL/PECL和LVDS是差分输入输出。 
·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。 (1) 晶体管+上拉电阻法 
    就是一个双极型三极管或 MOSFET，C/D极接一个上拉电阻到正电源，输入电平很灵活，输出电平大致就是正电源电平。 

(2) OC/OD 器件+上拉电阻法 
    跟 1) 类似。适用于器件输出刚好为 OC/OD 的场合。 

(3) 74xHCT系列芯片升压 (3.3V→5V) 
    凡是输入与 5V TTL 电平兼容的 5V CMOS 器件都可以用作 3.3V→5V 电平转换。 
    ——这是由于 3.3V CMOS 的电平刚好和5V TTL电平兼容（巧合），而 CMOS 的输出电平总是接近电源电平的。 
    廉价的选择如 74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/...) 系列 (那个字母 T 就表示 TTL 兼容)。 

(4) 超限输入降压法 (5V→3.3V, 3.3V→1.8V, ...) 
    凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平。 
    这里的"超限"是指超过电源，许多较古老的器件都不允许输入电压超过电源，但越来越多的新器件取消了这个限制 (改变了输入级保护电路)。 
    例如，74AHC/VHC 系列芯片，其 datasheets 明确注明"输入电压范围为0~5.5V"，如果采用 3.3V 供电，就可以实现 5V→3.3V 电平转换。     

(5) 专用电平转换芯片 
    最著名的就是 164245，不仅可以用作升压/降压，而且允许两边电源不同步。这是最通用的电平转换方案，但是也是很昂贵的 (俺前不久买还是￥45/片，虽是零售，也贵的吓人)，因此若非必要，最好用前两个方案。 

(6) 电阻分压法 
    最简单的降低电平的方法。5V电平，经1.6k+3.3k电阻分压，就是3.3V。 

(7) 限流电阻法 
    如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻。某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如 74HC 系列为 20mA)，仍然是安全的。 

(8) 无为而无不为法 
    只要掌握了电平兼容的规律。某些场合，根本就不需要特别的转换。例如，电路中用到了某种 5V 逻辑器件，其输入是 3.3V 电平，只要在选择器件时选择输入为 TTL 兼容的，就不需要任何转换，这相当于隐含适用了方法3)。 

(9) 比较器法 
    算是凑数，有人提出用这个而已，还有什么运放法就太恶搞了。 

2. 电平转换的"五要素" 

(1) 电平兼容 
    解决电平转换问题，最根本的就是要解决逻辑器件接口的电平兼容问题。而电平兼容原则就两条： 
    VOH > VIH 
    VOL < VIL 
    再简单不过了！当然，考虑抗干扰能力，还必须有一定的噪声容限： 
    |VOH-VIH| > VN+ 
    |VOL-VIL| > VN- 
    其中，VN+和VN-表示正负噪声容限。 
    只要掌握这个原则，熟悉各类器件的输入输出特性，可以很自然地找到合理方案，如前面的方案(3)(4)都是正确利用器件输入特性的例子。 

(2) 电源次序 
    多电源系统必须注意的问题。某些器件不允许输入电平超过电源，如果没有电源时就加上输入，很可能损坏芯片。这种场合性能最好的办法可能就是方案(5)——164245。如果速度允许，方案(1)(7)也可以考虑。 

(3) 速度/频率 
    某些转换方式影响工作速度，所以必须注意。像方案(1)(2)(6)(7)，由于电阻的存在，通过电阻给负载电容充电，必然会影响信号跳沿速度。为了提高速度，就必须减小电阻，这又会造成功耗上升。这种场合方案(3)(4)是比较理想的。 

(4) 输出驱动能力 
    如果需要一定的电流驱动能力，方案(1)(2)(6)(7)就都成问题了。这一条跟上一条其实是一致的，因为速度问题的关键就是对负载电容的充电能力。 
     
(5) 路数 
    某些方案元器件较多，或者布线不方便，路数多了就成问题了。例如总线地址和数据的转换，显然应该用方案(3)(4)，采用总线缓冲器芯片(245,541,16245...)，或者用方案(5)。 

(6) 成本&供货 
    前面说的164245就存在这个问题。"五要素"冒出第6个，因为这是非技术因素，而且太根本了，以至于可以忽略。 RS232的电平是多少呢？
RS232电平发送器为+5V～+15V为逻辑负，-5V～-15V为逻辑正

接收器典型的工作电平在+3～+12V与-3～-12V。由于发送电平与接收电平的差仅为2V至3V左右，所以其共模抑制能力差，再加上双绞线上的分布电容，其传送距离最大为约15米，最高速率为20kb/s。RS-232是为点对点（即只用一对收、发设备）通讯而设计的，其驱动器负载为3～7kΩ。所以RS-232适合本地设备之间的通信。 RS485的电平是多少呢？

发送驱动器A、B之间的正电平在+2～+6V，是一个逻辑状态1，负电平在-2～-6V，是另一个逻辑状态0。（具体数值可能有误，回头测试一下！）

当在收端AB之间有大于+200mV的电平时，输出正逻辑电平，小于-200mV时，输出负逻辑电平。接收器接收平衡线上的电平范围通常在200mV至6V之间。 TTL电平是多少呢？
TTL电平为2.0V～5V为逻辑正，0～0.8V为逻辑负 CMOS电路的电平是多少？
CMOS电平：
输出逻辑1电平电压接近于电源电压，逻辑电平0接近于0V。而且具有很宽的噪声容限。

输入逻辑1电平电压大于电源电压的1/2 VCC～VCC；
输入逻辑0电平电压小于电源电压的1/2 VCC～gnd； 高电平低电平是什么意思【转】
高电平低电平是什么意思
悬赏分：0 - 解决时间：2006-1-3 14:53
我们学汇编的时候讲到电平这一概念，是什么意思？是不是跟高电压低电压一样的？
提问者： zjstandup - 秀才 二级 
最佳答案
逻辑电平的一些概念 
要了解逻辑电平的内容，首先要知道以下几个概念的含义： 
1：输入高电平（Vih）： 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 
2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。 
3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。 
4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。 
5：阀值电平(Vt)： 数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平 对于一般的逻辑电平，以上参数的关系如下： 
Voh > Vih > Vt > Vil > Vol。 
6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。 
7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）。 
8：Iih：逻辑门输入为高电平时的电流（为灌电流）。 
9：Iil：逻辑门输入为低电平时的电流（为拉电流）。 
门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件： 
（1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih） 
（2）：RL > （VCC－Vol）/（Iol＋m*Iil） 
其中n：线与的开路门数；m：被驱动的输入端数。 
：常用的逻辑电平 
·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。 
·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。 
·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。 
·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。 
·低电压的逻辑电平还有2.5V和1.8V两种。 
·ECL/PECL和LVDS是差分输入输出。 
·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。