摘要：本文分析讨论了高速PCB板上由于高频信号的干扰和走线宽度的减小而产生的电源噪声和      压降，并提出了高速PCB的电源模型，采用电源总线网络布线，选取合适的滤波电容，模拟数字地      分开等几个简单有效的方法来解决高速PCB板的噪声和压降问题。 0 引言       随着集成电路工艺和集成度的不断提高，集成电路的工作电压越来越低，速度越来越快。进入新世纪后，CPU和网络都迈入了GHZ的时代，这对于PCB板的设计提出了更高的要求。本文正是基于这种背景下，对高速PCB设计中最重要的环节之一——电源的合理布局布线进行分析和探讨。 1 电源模型分析       通常，在进行理论上的分析和计算时，都是把电源进行理想化，即电源无内阻，也无寄生阻抗。如果用一个3.3V的电压源对PCB上的元件供电，那么无论距离电源的远近，各个元件都应工作在3.3V，且没有噪声。然而在实际的设计工作中，由于PCB上的Ic和输入输出的信号都工作在高频下，电场和磁场的相互转化，必不可免的给电源引入了噪声，如图1、图2所示。同时由于PCB板上的走线非常的细，又产生了由于线路阻抗引起的压降，使远离电压源的器件工作电压小于电源电压。因而高速PCB的电源布线存在两个关键的问题：电源噪声和压降。                                    图1    理想电源信号模型                                             图2    实际电源信号模型 2 电源线的合理布局       设计高速PCB板的关键之一就是要尽可能的减小由于线路阻抗引起的压降和高频电磁场转换而引入的各种噪声。通常用两种方法来解决上述问题。一是电源总线技术(POWER BUS)，另一种方法就是采用一个单独的电源层进行供电。后者在很大程度上缓解了压降和噪声的问题，但考虑到多层PCB的工艺复杂，昂贵的费用和较长的制作周期，一般设计者们更喜欢采用前者，因而有必要对电源总线的合理布线进行分析讨论。       如图3所示，采用了电源总线技术，各个元器件悬挂在电源总线上，所以又称之为悬挂式总线，电源      总线的宽度通常比普通的信号线要宽，采用总线技术后，虽然可以减小压降和和噪声的问题，但它们仍然存在的。                图3    电源总线                                                 图4    改进型电源总线       首先来看压降问题，假设电源电压为3.3V，0A，AB，BC，CD，BE，AF各段导线的电阻为0.05Ω，PCB板上的每个元器件的扇出或吸入电流为200ma，并作两个理想假定：       1．不考虑由于A，B，C处电源线地突然拐角而产生的电压电流突变；       2．不考虑边界元件(1，4，9，12)由于电磁场地相互转换而引起的边界效应。       则导线OA中的电流为2.6A，导线．AB中的电流为1.6A，导线BC和CD中的电流为0.8A，最后元件9上的电压为：       3.3-2.6×0.05-1.6×0.05-0.8×0.05=3.01V       由于线路的阻抗产生了0.29V的压降，偏差几乎达到10％，这对于一个3.3V的电压来说已经是相当大了，而且随着IC朝低电压方向的发展，已经有很多工作在2.5V乃至更低的Ic，因此这样大的压降将是非常致命的。同时，在这种电源总线下，噪声也是一个很大的问题，如图3，每个器件产生的噪声都将通过电源耦合到元件13中，这也就是说器件13叠加了13个元件的噪声，这将很容易引起器件13不能正常工作。由于这两个问题依然存在，因此对电源总线技术进行了改进，如图4所示，它被称为电源总线网络法，即让电源总线相互交叉，而把对噪声和压降敏感的元件放在电源线网络的交叉点上，使得每一个元件同时属于几个不同的回路，如图4中的元件6，7就分别属于四个不同的小回路。由于电流可以从网络中的任何一条总线上进来或出去，而且每一个网孔构成了一个回路，这就不仅可以使网络中每条总线上的电流趋于均衡，不会出现悬挂式总线上的各段总线电流大小不一致的问题，因此就可以减小由于线路阻抗引起的压降问题。元件的电流由各网孔417/分担，每个网孔的电流为400mA。对于元件5，元件9和元件1的电压都比它高，因而电流从元件1和9流向5，从5流出到6。在最坏情况下即 元件9和1的电流全部从一端流出进入元件5，则元件5上的电压为3.3-0.4×0.05=3.28V(仍假定各段导线电阻为0.05Ω)，要比悬挂式总线高了许多。悬挂式电源总线和改进型电源总线中元件1，5，9元件的电压数据分别如表1和表2所示： 节点元件 电压(V) 1 3.13 5 3.05 9 3.01 表1    分布式电源总线电压 节点元件 电压(V) 1 3.3 5 3.28 9 3.3 表2 改进型电源总线电压       从表中可以看到由于采用了改进的电源总线技术，元件1，5，9的电压都得到了极大的提升。       同时对于各个元件产生的噪声来说，由于干扰是高频信号，因而每个回路可以看成一个单匝线圈。根据法拉第电磁感应定律ξ=dφ/dt，由于每个回路中的电流方向不一样，因而产生的变化磁场(大小为穿过每个网孔的磁通φ)的方向也就不一致，因而感应的电动势的方向也就不一致，这样就可以起到相互抵消的作用，减小了由于噪声干扰产生的尖锋电压或电流，保护了元件的正常工作。同时由于电源总线网络是杂乱无章的，因而每个元器件产生的噪声通过电压平均的耦合到其它各个元器件上去，最终减小了远端器件的压降和近端器件的噪声问题(相对电源而言)。改进的电源网络总线技术不仅对宏观的PCB十分有效，对微观的大规模集成电路中的电源的布线也具有一定的参考价值。 3 滤波电容的选取与放置       虽然采用了改进的电源总线技术后可以在很大程度上减小噪声的问题，但它总是存在的，这就必然要求引入电容器进行滤波。电容器的种类有很多，由于制造的材料和工艺的不同，各种电容器的滤波性能不尽相同。同时在高频下，电容本身也会产生寄生的阻抗。如图5，图6所示。因而在高频下，电容本身成了一个谐振电路fr=1/(2π√LC)。由于寄生阻抗的存在，当电容器的工作频率f>fr时电容呈现感性，fuF的电解电容或胆电容)和一个小电容(典 型为uF)并联来进行滤波，这样可以极大的提高滤除的噪声范围，如图8所示。对于器件滤波，随着集成电路工艺的进步，IC自己本身能较好的抑制低频噪声，而对高频噪声比较敏感，所以一般采用小电容(典型为pF)来进行电源滤波。            图5理想电容                                                                图6高频下电容器实际电路            图7 单个电容滤波                              图8 两个电容并联滤波 4 数字地和模拟地       随着Ic集成度的提高，现在的IC一般都有好几对电源和地，其中就有模拟地和电源地。地线实际上也是一条信号线，但它的特殊性在于它是电路的公共端，通常是指零电位点。但由于使用的导线和敷铜连线在高频下都有寄生的电感，电容的存在，将当其用作地线时，导线本身的阻抗也会是电容产生公共耦合，从而使模拟地和数字地相互干扰。由于数字信号的0，1有一定的容差范围，如0.7v以下为0，2.4V以上为1，所以数字信号上有几百毫伏的噪声一般是不会影响信号的正常判断的。而模拟信号对噪声十分敏感，如果一个幅度为2V的正弦信号上叠加了一个几百毫伏的噪声，再经过多级放大器放大后，那么很有可能引起信号门限电平的误判而使这个电路工作在错误的状态之下。所以从理论上来说要将数字地和模拟地分开，以降低电源对噪声的耦合作用。在实际的设计中，通常把电源通过两个uH的电感引出分别作为模拟电压和数字电压，同时在电源的地端用一个零欧姆的电阻分别引出作为模拟地和数字地。 5结束语       在对高速PCB上的电源存在的两个问题——压降和噪声的产生原因进行了分析，并就如何在高速PCB的实际设计中有效地解决这两个问题提出了一些方法，在实际的设计工作中当然还有其它的解决方法，不一一例举。总之，在设计高速PCB板时，对电源布局布线的处理应尽量遵循下面一些规则：

1. 有条件的情况下，尽量采用单独的电源层和地层进行供电。采用电源网络总线时，网孔越多越好，形成许多嵌套的网孔，同时总线要尽量的宽，以达到均衡电流，降低噪声的目的；
2. 电源的走线不能中间细两头粗，以免在上面产生过大的压降。走线不能突然拐弯，拐弯要采用大于90°的钝角，最好采用圆弧形走线，电源的过孔要比普通的人一些。有条件的话，在过孔处加滤波电容；
3. 对于那些特别容易产生噪声的部分用地线包围起来，以免产生的噪声耦合入电压。

布線的基本知識 
PCB布線的布通率依賴于良好的布局和布線規則的設置.布線規則可以預先制定,包括走線的彎曲次數、導通孔的數目、步進的大小等.一般先進行探索式布線,快速地把第短線連通,然后進行迷宮式布線,先全局性地優化尚未布的連線路徑.可以根據需要斷開已布的線,并試著重新再布線,可以改進總体效果. 
    對目前高密度的PCB板設計,過孔不太適合了,它浪費了許多寶貴的布線通道.為了解決這一矛盾,出現了盲孔和埋孔技朮,它不公完成了導通孔的作用,還省出許多布的通道,使布線過程完成得更加方便、流暢、完善. 
     
1. 印制電路板的走線 
    印制電路板的走線即印制電路板上的導線,是指PCB板上起各個元器件電氣導通作用的連線.印制電路板的走線具有長度、寬度、厚度、形狀、方向等屬性,這些不同的屬性在PCB設計中以体現出不過的作用,PCB設計者需要進行深入的了解,才能真正設計 出高質量的PCB. 
(1) 走線長度 
         盡量走短線,特別是對不信號電路來講,線越短電阻越小,干擾越小,同時耦合線的長度應盡量減短. 
(2) 走線形狀 
同一層上的信號線改變方向時應該走斜線或弧形,且曲率半徑比較好,應避免直角拐角. 
(3) 走線寬度和中心距 
在PCB設計中,網絡性質相同的印制電路板線條的寬度要求晝一致,這樣有利于阻抗匹配.從印制電路板制作工藝來講,寬度可以做到0.3mm、0.2mm甚至0.1mm,中心距也可以做到0.3mm、0.2mm甚至0.1mm.但是,隨著線條的變細,間距變小,在生產過程中的質量就更加難以控制,廢品率將上升.綜合考慮以上的因素,選用0.25mm線寬和0.25mm線間距的布線原則比較適宜,這樣既能有效控制質量,也能滿足用戶要求. 
(4) 多層板走線方向 
多層板走線要按電源層、地線層和信號層分開,減少電源、地、信號之間的干擾.多層板走線要求相鄰兩層板的線條應晝量互相垂直,或走斜線、曲線, 不能平行走線,以利于減少板層間的耦合和干擾.大面積的電源層和大面積的地層要相鄰.實際上電源層和地層之間開成一個電容,能夠起到濾波作用. 
2. 焊盤設計要求 
因為目前表面貼裝元器件還沒有統一的標准,不同的國家、不同的生產廠商所生產的無器件外形封裝都有差異,所以在選擇焊盤尺寸時,應與自己所選的元器件的封裝外形、引腳等與焊接相關的尺寸進行比較. 
(1) 焊盤長度 
在焊點可靠性中,焊盤長度所起的作用比焊盤寬度更為重要,焊點的可靠性主要取決于長度而不是寬度.其尺寸的選擇,要有利于焊料融入時能夠形成良好的彎月輪廓,還要避免焊料產生僑連現象,以及兼顧元件的物理尺寸偏差,從而增加焊點的附著國,提高焊接的可靠性. 
(2) 焊盤寬度 
對于0805以上的電阻和電容元件,或引腳腳間距在1.27mm以上的SO、SOJ封裝IC芯片而言,焊盤的寬度一般在元件引腳腳寬度的基礎上加睛個數量值,數值的范圍在0.1~0.25mm之間.而對于0.64mm(包括0.64mm)腳間距以下的IC芯片,焊盤寬度應等于引腳的寬度.對于細間距的QFP封裝的器件,有時焊盤寬度相對引腳來說還要适當減少(如在兩焊盤之間有引線穿過時). 
(3) 過孔的處理 
焊盤內不允許有過孔,以避免因焊料流失引起焊接不良.如過孔的確需要與焊盤相連,應晝可能用細線條加以互連,且過孔與焊盤邊緣之間的距離應大于1mm. 
(4) 字符、圖形的要求 
字符、圖形等標志符號不得印在焊盤上,以避免引起焊接不良. 
(5) 焊盤間線條要求 
應晝可能避免在細間距元件焊盤之間穿越連線,的確需要在焊盤之間穿越連線的應用阻焊膜對其加以可靠的遮蔽. 
(6) 焊盤對稱性的要求 
對于同一個元器件,凡是對稱使用的焊盤,如QFP、SOIC封裝等,設計時應嚴格保証其全面的對稱.即焊盤圖形的形狀、尺寸完全一致,以保証焊料熔融時作用于元器件上所有的焊點的表面張力保持平衡,以利于形成理想的優質焊點,保主不產生位移. 
3. 布線中柵格系統的作用 
在CAD系統中,顯示柵格只是為了方便起指示作用,而設計柵格決定了布線時走線的步進大小和導線之間的間距.設計柵格過密,通路雖然有所增加,但步進太小,圖象的數據過大,這必然對設備的存儲空間和計算機的運行速度等有更高的要求,而有些通路是無效的如被元件引腳之間距離為0.1in(1in≈2.54cm),所以設計柵格系統的柵格大小一般就定為0.1in或小于0.1in的某個數的倍數,如0.05in、0.025in、0.02in等. 
4. 電源、地線的處理 
電源、地線的處理在PCB設計中起到一個非常關鍵的作用.即使在整個PCB板中的布線完成得比較好,如果電源、地線的布線考慮不周到,也會使產品性能下降,有時甚至影響到產品的成功率.所以對電源 、地線的布線要認真對待,把電源、地線所產生影響噪聲降到最低限度,以提高PCB板的質量. 
(1) 電源、地線的一般處理方法 
對于每個從事電子產呂設計的工程人來說,都需要明白地線與電源線之間的噪聲產生的原因,現只對降噪、抑制噪聲做簡單的介紹. 
降低、抑制噪聲的一般手段是在電源、地線之間加上去耦電容. 
晝量加寬電源、地線寬度,最好是地線比電源線寬,它們的關系是:地線寬度>電源線寬度>信號線寬度,通常信號線寬度為0.2~0.3mm最細寬度可達0.05~0.07mm,電源線寬為1.2~2.5mm.對數字電路的PCB可用寬的地線組成一回路,即构成一個地網來使用(模擬電路的地不能這樣使用),用大面積銅層做地線用,在印制電路板上把沒有被用上的地方都與地線連接上,作為地線用﹔或是做成我層板,地線、電源線各占一層. 
(2) 數字電路與模擬電路共地的處理 
現有許多PCB不再是單一性質的電路,而是數字電路和模擬電路混合构成的.因此在布線時就需要考慮它們之間的相互干擾的問題,特別是地線上的噪聲干擾. 
數字電路的工作頻率高,模擬電路的靈敏度強.對信號線來說,高頻的信號應晝可能遠離敏感的模擬電路器件.對地線來說,整個PCB板對外界只有一個接點,所以必須在PCB板內部處理數/模共地的問題﹔而在板內部數字地和模擬地實際上是分開的,它們之間互不相連,只是在PCB與外界連接的接口處,數字地與模擬地有一點短接. 
(3) 在電源(或地)層上布信號線 
在多層印制電路板布線時,由于在信號線層沒布完的線已經剩下不多,再多加几層就會造成浪費,也會給生產增加一定的工作量,PCB板的成本也相應增加.為了解決這個矛盾,可以考慮在電源(或地)層上進行布線.首先應考慮用電源層,其次是地層,因為最好是保留地層的完整性. 
(4) 元器件引腳在大面積鋪銅中的連接 
對于大面積的(接地或電源)鋪銅會碰到元器件的引腳與其相連接的情況,這時對引腳焊盤的處理需要進行綜合的考慮.就電氣性能而言,元件引腳的焊盤與銅面滿接為好,但對元件的焊接裝配存在一些不良隱患,如焊接需要在功率加熱器、容易造成虛焊點等.所以兼顧電氣性能與工藝需要,做成十字花焊盤,稱為熱隔離,俗稱熱焊盤,這可使在焊接時因截面過分散熱而產生虛焊點的可能性大大減少. 
5. 信號走線 
在PCB設計中,設計者要區分PCB板中各信號線的性質,明確每一網絡在PCB設計中所起的作用,按其不同的類別有區別地進行布線. 
6. 註意事項 
(1) 旁路電容到相應IC的走線寬>25mil,並晝量避免使用過孔. 
(2) 所有信號走線遠離晶振電路. 
(3) 清除地線環路,以防意外電流回饋影響電源. 
(4) 輸入端與輸出端的走線應避免相鄰平行,以免產生反射干擾,必要時應加地線隔離.兩相鄰的布線要互相垂直,如果平行容易產生寄生耦合.