Altium Designer 9是我们在画单片机PCB板时所要用到的一款常用的软件，繁多的作图步骤，我就不一一叙述了。初学画PCB板，第一次画的是C51的最小系统，像我这种不细心的人，丢三落四的小错误还是有很多的，归纳一下，防止下次再犯。

1.要把新建的Project文件（.PrjPcb），原理图(Schematic)文件(.SchDoc)，PCB(.PcbDoc),以及PcbLib和SchLib存放在同一个目录下

2.原理图上的标识要唯一，如果不唯一，在标记完后，软件就会自动地出现红 {MOD}波浪线的下划线给予错误提示。

3.画元器件封装时，要记得给元器件定一个中心点，负责在使用该元器件翻转的过程中容易造成器件偏移到其他地方。

4.原理图编译时出现“floating net label”类型的warning提示，意思是某个网络标签没有放置好还在漂浮(应该连接在导线或者引脚上面). 在放置网络标签时,当光标捕捉到导线时,光标上显示红 {MOD}星行标签,此时单击鼠标放置.

5.原理图编译时还有off grid pin 一类的错误，主要是因为，元器件和原理图的表格不是相对的，即元器件的边线和表格都要重合，元器件的引出线也要和表格重合，而且必须是整数的倍数，在找这一类错误时，需要将原理图放大仔细观察，毕竟细节决定成败。

6.在PCB图中，经常会出现绿 {MOD}的提醒，这就表明violation，貌似我画图的过程中，AD9一言不合就变绿，导致我现在谈绿 {MOD}变。例如：我重新update   Schematic的时候，明明不是错误，只是覆盖在PCB图上的紫 {MOD}和元器件本身的红 {MOD}叠加造成的，我就冒失地以为有出错了。

7.初学，光看老师演示一遍，接收新知识能力差的我，很容易就忽略了操作的顺序，例如：走线的连接先于线段宽度的设置，在连接好线路后再去利用选中线段右击选择find similar objects来统一修改线宽的时候，我就又见讨厌的绿 {MOD}了。是因为两条线或以上的线也或者元件重叠或者不符合所设定的最小安全距离了，那么软件就标出绿 {MOD}来进行警告了。应该是可以同过移线来消除的，但我则选择了全部重新布线，虽然笨了点，但也可以当作额外的练习接线的机会，在重新接线的同时，也可以优化一下之前元器件布局和布线。但这也给了我一个警告，务必要在布线之前进行设置。

       8.在敷铜的时候，有些地方软件就是不给全敷，这对于强迫症的人来说，真是一种煎熬，琢磨了半天，如果我在敷铜设置的时候不选择去除死铜，也就是不勾选“Remove Dead Copper ”，整个板子都会有铜的覆盖，虽然这解决了缺块的问题，板子不需要铜的地方也会有铜的覆盖，所以这种有代价的解决方法当然就是错误的，可以在敷铜之前，在会出现死铜的位置放一些过孔将其和顶层的覆铜相连接，这样死铜就变活了，也不会被删除，不能够不能全部敷铜。

9.在Design Rule   Check的时候也出现若干种警告，我的修改方法可能属于掩耳盗铃的一类，但我觉得只要不影响PCB板的正常使用，未必不可。例如：Silkscreen over  component pads，即丝印层的线条离焊盘太近，一种解决方法是:Design  ——>Rules——>Design Rules——>Manufacturing——>Silkscreen over component pads——>Silkscreen Over Component Pad,其默认的间距为10mil，可以根据需要将其改小；第二个问题：Hole Size Constraint Violation:Hole Size Constraint，即孔尺寸约束的违反，同样在Manufacturing——>Hole Size里将Hole的相应参数修改一下就好；最后一个：Un-Routed Net Constraint Violation，该冲突的规则用于检测网络布线的完成状态，即节点之间连线没有连接上。可以按照规则检查的提示一步步检查错误，不要看上去觉得连上了，很多时候并没有真正连接上。还有一个简单而粗暴的统一解决方法，就是在规则设置里，将那些不影响的Rule不选择检查。

10.最后找了一条错误凑数，就是为了增加top layer和bottom layer之间的连通通，以此使地线越宽，阻抗越低，我们选择不连接地线而是在top layer上尽可能地打过孔，但我就忽略了在打了过孔之后，将过孔的net参数设置成GND。

错误不可怕，可怕的是你 就此放弃.