PCB设计--降低噪声与干扰的方法

2019-07-14 07:44发布

1.能用低速芯片就不用高速的,高速的芯片应该用到不得不用的地方。 2.可以用一个电阻串联的方法降低控制电路上升下降沿的变化速率。 3.尽量为继电器提供一定形式得到阻尼。 4.使用满足系统最低要求的时钟频率。 5.时钟产生器尽量靠近对应的接口。用石英晶体整荡器时外壳要接地。 6.用地线把时钟区圈起来,时钟线竟可能短。 7.I/O驱动电路尽量靠近印刷板边,让其尽可能远离印刷板。对进入印制板的信号要加滤波,从高噪声区来的信号也     要加滤波,同时用串终端电阻的办法,减小信号反射。 8.芯片无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空。 9.闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。 10.印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。 11.印制板按频率和电流开关特性分区,噪声元件(有源器件)与非噪声元件要距离再远一些。 12.单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用多层板以减小电源,地的容生电感。 13.时钟、总线、片选信号要远离I/O线和接插件。 14.模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟。 15.对A/D类器件,数字部分与模拟部分宁可统一下也不要交叉。 16.时钟线垂直于I/O线比平行I/O线干扰小,时钟元件引脚远离I/O电缆。 17.元件引脚尽量短,去耦电容引脚尽量短。 18.关键的线要尽量粗,并在两边加上保护地。高速线要短要直。 19.对噪声敏感的线不要与大电流,高速开关线平行。 20.石英晶体下面以及对噪声敏感的器件下面不要走线。 21.弱信号电路,低频电路周围不要形成电流环路。 22.任何信号都不要形成环路,如不可避免,让环路区尽量小。 23.每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。 24.用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容      时,外壳要接地。 25.画高速PCB板子时,信号线周围要加过孔,过孔之间的间隔等于1/20λ。板子最少画两层,底层尽量是一层完整的地,如果不能保证,至少在信号线的下方保证是地。 26.电源要加滤波电容,10Uf电解电容(贴片钽电容),104,高频的话要加100pf。注意:每个电容都有一个工作半径,大电容(滤低频)可以适当原理引脚,小电容要紧挨着引脚,小电容在前,大电容在后。 本文来自本人新浪博客:http://blog.sina.com.cn/s/blog_12f79c9b90102vh2k.html