从最初的protel 99se 双面板，四层板，到使用PADS 设计的8层板，到当前主要使用allegro来进行大部分的4层，6层，8层板设计，做PCB设计和布板断断续续已近10年了。 由于工作需要，我不能把全部精力放在硬件设计上，不得不抽出大量的时间来做软件和系统设计（这么多年也一直关注linux的发展）。人的时间和精力是非常有限的。所以，在软硬件方面，我自愧都不能走的太远。2016年中，在专注做较高端的PCB设计时，常常疑惑和思考硬件设计的要点和未来。那种PCB布线领域中传统意义上的“经验”法则越来越让我感到困惑和不安。就简单一点来说，在DDR3的布线中，等长到底要做到多少才是合适的，等长是否要如此苛刻？依据又是什么？且由于布线空间的限制，不得不做折中时，又该怎样折中？DDR3布线拓扑结构对信号质量的影响？为何有时要选用T型拓扑？ 我觉得在PCB设计中，再要走下去，必须是仿真和验证。这也是部分能较好解决上述疑惑的手段和途径。我们不能再盲目尊崇过去的经验法则，必须使用更科学和可控的手段和方法来进行我们的设计。 下图是我的I.MX6 PCB设计的截图。我正在仿真及其深厚理论基础的路上继续探索着。

DDR3部分走线：
电源层分隔：