今天和往常一样将在软件cadence16.5里画好的原理图生成网表并导入allegro里面，然后着手对PCB进行元器件布局，但在开始布局的时候发现原理图和PCB无法交互。在原理图中点击元器件时，PCB无法对相应的元器件显示高亮。 作为珠海鼎芯科技（D_Chip）公司的一名研发工程师，遇到问题最主要的不在于问题本身，而在于解决问题时的思路和步骤。以下就是笔者解决这个问步骤。 1、刚开始以为导入网表路径不对，再次导入网表并确保网表路径正确。导入之后发现还是无法交互。 2、于是怀疑是不是原理图忘了设置，于是打开原题图，检查Options->Preference在Miscellaneous里Enable Intertool Communication是否勾选上。 检查发现EnableIntertool Communication已经勾选上了。 3、接下来怀疑软件出问题了，为了检查是否软件出现问题，于是打开以前做过的项目的原理图和PCB检查是否能交互，发现可以正常交互。 4、通过检查软件和设置都发现正常，于是开始怀疑是否文件出现问题，将能正常交互的原理图和PCB和无法交互的原理图和PCB进行交叉验证，最终发现是原理图的问题。于是开始检查原理图的保存路径是否存在中文、文件名是否有非法符号等，也没有发现问题。 5、最后通过再次检查原理图的时候意外的发现文件名最后面多了一个空格符号，将空格符号删除并生成网表导入PCB之后发现能够交互。 所以就是文件名最后多了一个空格符号导致不能交互。。。