{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn//data/attach/topic/topicKPo7gB.jpg', '推荐 涛涛today 的文章《PADS Layout中ECO功能在PCB修改的应用》','https://www.xiaopingtou.net/article-91739.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
在PCB设计中，任何修改和改变都被认为是一个工程设计更改（Engineering Change Order），这些改变包括管脚和门的交换、删除或添加元件、删除或添加网络、重命名元件、重新命名网络等等。一般通过修改原理图文件，然后同步到PCB文件中。
1、当在Power PCB中文件完成后，通过Tools/Verify Design..对连通性进行检查时，有时会出现部分引脚没有连接的现象。如图
2、 检查发现图中C3、C4、U1的部分引脚没有接地处理。查看原理图，发现是原理图的错误。在orCAD中更新原理图，从新输出网表文件（.asc文件）。
3、 新建一个PADS Layout文件，导入刚才新输出的网表文件（.asc文件）。具体操作为file/import。保存后关闭即可。
4、 重新打开刚才要更新的PCB文件，点击Tools/ECO Options,进入ECO模式。
5、 然后点击Tools/Compare/ECO Tools,打开Tools/Compare/ECO Tools对话框。输入原文件和新更改的PCB文件，并且在Output Options中勾上Generate Difference Report和Generate ECO File。
6、 检查无误后，弹出报告，点击查看新旧文件的差异。图中红 {MOD}标注的即为更新的网络属性。
7、 打开PCB文件，重新导入ECO文件（File/Import）,同时弹出ECO报告。
8、 通过Tools/Verify Design..对连通性进行检查。
9、 OK,更新完成。
2、 检查发现图中C3、C4、U1的部分引脚没有接地处理。查看原理图，发现是原理图的错误。在orCAD中更新原理图，从新输出网表文件（.asc文件）。
3、 新建一个PADS Layout文件，导入刚才新输出的网表文件（.asc文件）。具体操作为file/import。保存后关闭即可。
4、 重新打开刚才要更新的PCB文件，点击Tools/ECO Options,进入ECO模式。
5、 然后点击Tools/Compare/ECO Tools,打开Tools/Compare/ECO Tools对话框。输入原文件和新更改的PCB文件，并且在Output Options中勾上Generate Difference Report和Generate ECO File。
6、 检查无误后，弹出报告，点击查看新旧文件的差异。图中红 {MOD}标注的即为更新的网络属性。
7、 打开PCB文件，重新导入ECO文件（File/Import）,同时弹出ECO报告。
8、 通过Tools/Verify Design..对连通性进行检查。
9、 OK,更新完成。