{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn//data/attach/topic/topicKPo7gB.jpg', '推荐 Nancy136 的文章《EDA软件_Cadence_Allegro 16.6添加封装库路径（导入网表时需要）》','https://www.xiaopingtou.net/article-91975.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
按照《Cadence 高速电路板设计与仿真》（第5版）9.2节的输入网络表操作，无法正确导入网络表，原因是封装库路径没有设置，具体的设置方法如下。
选择Setup->User Preferences，弹出 User Preferences Editor 对话框，点击 Paths 前面的‘+’号展开，再点击Library，需要设置其中三个参数，将封装库添加到目录下，如下图所示。
参考链接：http://wenku.baidu.com/link?url=4k8-osDTGGnTdNgACP8Rsw3d3uRA3lN7gJ-dIwDxaPRRpch7g9IujdiMUpuoLywS28kihhsnPhHDwAgbtECPr7ja79Czi0SKv0tc_mZkw_7
参考链接：http://wenku.baidu.com/link?url=4k8-osDTGGnTdNgACP8Rsw3d3uRA3lN7gJ-dIwDxaPRRpch7g9IujdiMUpuoLywS28kihhsnPhHDwAgbtECPr7ja79Czi0SKv0tc_mZkw_7