电路设计

PCB布线经验

2019-07-14 09:15发布

站内文章 / 电路设计
12289 0 1211
元器件布局 1. 元器件到喷锡铜带的间隙应该在2mm(80mil)以上. 2.BGA器件的封装与其它元器件的间隙>=5mm,如不考虑返修其距离可以缩小到2mm 去耦电容选择 Core电源的滤波电容推荐采用X7R材质；
高速信号和模拟视音频信号布线 1.模拟视音频信号布线要包地、最好不打过孔、或打一个过孔；音频放大电路输入和输出信号远离避免串音。 2.USB：     差分对等长控制在5mi内，阻抗控制90Ω±10%；     差分数据线走线尽可能在临近地平面的布线层走线且不要换层；     避免邻近其他高速周期信号和大电流信号，并保证间距大于50mil，以减小串扰；     远离低速非周期信号，保证至少20mil的距离；差分走线长度小于10inch（USB2.0）、3inch（USB3.0）；     隔直电容靠近插座接口放置； 3.HDMI：
    HDMI的四对差分信号，差分阻抗控制在100Ω±10%；
    接口ESD器件靠近HDMI插座放置；
    信号走线在拐弯处尽量走弧线；
    差分对内长度误差建议控制在5mil范围内，差分对之间控制在50mil范围之内；
    HDMI的四对差分信号走线长度小于5inch。 4.GMAC：    免信号走线穿越电源分割区域，保持信号参考平面完整；
   信号线长度以时钟线为基准，控制在±200mil以内；
   变压器芯片正下方的地需要挖空处理；
   MDI+_0、MDI-_0、MDI+_1、MDI-_1、MDI+_2、MDI-_2、MDI+_3、MDI-_3差分对尽量等长，长度控制在5mil以内，差分阻抗控      制在100Ω±10%。          5.PCIE：      避免邻近其他高速周期信号和大电流信号，并保证间距大于50mil，以减小串扰；
     应远离低速非周期信号，保证至少20mil的距离；
     差分走线长度，如果是由芯片到Pcie插槽的方式，则不能超过5inch；如果是板级；pcie级联的方式，则主片到从片的长度不能超      过10inch。      6：BT1120：数据线与时钟线走线长度偏差不超过300mil，遵循3W走线规则。 7.  SATA：
     SATA走线差分阻抗控制在100Ω±10%；
     差分信号线上串接的10nf贴片电容靠近SATA插座放置；
     差分对内长度误差建议控制在5mil范围内；
     在PCB上的信号走线长度小于5inch。

热门文章