1 抑制噪声源
*在符合设计规格的前提下，使用最低频率的时钟以及最和缓的上升时间。
*如果时钟电路在电路板外，则将相关之时序电路(如MCU)靠近連接器，否
则，就放在母板中间。
* 将震荡器平放于PCB并接地。
* 尽可缩小时序信号的循环区域。
* 将數位I/O驱动器(digital I/O driver)放置于PCB外缘。
* 将进入PCB的信号予以适当濾波。
* 将離开PCB的噪声信号予以适当濾波。
* 使用碟狀陶瓷电容(disk ceramic capacitor)或是多层陶瓷电容(multilayer
ceramic capacitor) 做为數位邏辑IC的削尖电容。
* 尽量将數位IC之despiking capacitor靠近IC旁边。
* 使用排线包装的OP放大器，将"+"端接地，以"-"端作为输入信号端。
* 提供适当的突波阻尼(surge absorber)给继电器线圈。
* 使用45度角(圆弧更佳)的绕线以取代90度角來减少高频輻射。
* 如果需要，在产生高频噪声的电源线用feed-through capacitor連接外部。
* 如果需要，在产生高频噪声的电源线串接陶铁磁珠(ferrite bead)以濾除高频
噪声。
* 将shield cable兩端均接地(但并非作为地线)，以降低电磁輻射。
2 减少噪声耦合
* 如果经济许可，使用多层电路板來分开PCB上不同性质的电路。4层板
PCB，通常外面的兩层为讯号，中间兩层为电源层(power layer)与地线层
(ground layer)。如电路板为數位類比混合电路，应将數位与類比的跑线分
别布线，最后再将地线予以单点連接。
* 对单层及双层线路板使用单点电源和接地的布局。如采用双层线路板制作以
微处理器为基础的控制板(數位類比混合电路)，则应特别注意數位与類比电
路『电源线』与『地线』的布局。
* 选用芯片组以缩短时序的传输线。
* 将digital I/O芯片组安置于PCB边缘并靠近連接器。
* 高速邏辑闸仅限用于特定功能之电路。
* 对电源和接地使用宽绕线。
* 保持时序绕线、汇流排和芯片致能与I/O脚位和連接器分隔开。
* 尽量将數位信号线路(尤其是时钟信号)远離類比输入和电压參考脚位。
* 当与混合信号转换器并用时，勿将數位和類比线路相交，信号的绕线要彼此
远離。
* 分隔噪声与低阶類比讯号脚位。
* 将时序信号与I/O信号垂直绕线。
* 将时序电路远離I/O讯号线。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn//data/attach/topic/topicKPo7gB.jpg', '推荐 qiu4466 的文章《PCB 布局降低噪声的检查要项》','https://www.xiaopingtou.net/article-92370.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}