电路板设计的一般原则包括：电路板的选用、电路板尺寸、元件布局、布线、焊盘、填充、跨接线等。
电路板一般用敷铜层压板制成，板层选用时要从电气性能、可靠性、加工工艺要求和经济指标等方面考虑。常用的敷铜层压板是敷铜酚醛纸质层压板、敷铜环氧纸质层压板、敷铜环氧玻璃布层压板、敷铜环氧酚醛玻璃布层压板、敷铜聚四氟乙烯玻璃布层压板和多层印刷电路板用环氧玻璃布等。不同材料的层压板有不同的特点。 环氧树脂与铜箔有极好的粘合力，因此铜箔的附着强度和工作温度较高，可以在 260℃的熔锡中不起泡。环氧树脂浸过的玻璃布层压板受潮气的影响较小。 超高频电路板最好是敷铜聚四氟乙烯玻璃布层压板。
在要求阻燃的电子设备上，还需要阻燃的电路板，这些电路板都是浸入了阻燃树脂的层压板。 电路板的厚度应该根据电路板的功能、所装元件的重量、电路板插座的规格、电路板的外形尺寸和承受的机械负荷等来决定。
主要是应该保证足够的刚度和强度。
常见的电路板的厚度有 0.5mm、1.0mm、1.5mm、2.0mm
从成本、铜膜线长度、抗噪声能力考虑，电路板尺寸越小越好，但是板尺寸太小，则散热不良，且相邻的导线容易引起干扰。 电路板的制作费用是和电路板的面积相关的，面积越大，造价越高。 在设计具有机壳的电路板时，电路板的尺寸还受机箱外壳大小的限制，一定要在确定电路板尺寸前确定机壳大小，否则就无法确定电路板的尺寸。 一般情况下，在禁止布线层中指定的布线范围就是电路板尺寸的大小。电路板的最佳形状是矩形，长宽比为 3:2 或 4:3，当电路板的尺寸大于 200mm×150mm 时，应该考虑电路板的机械强度。 总之，应该综合考虑利弊来确定电路板的尺寸。
虽然 Protel DXP 能够自动布局，但是实际上电路板的布局几乎都是手工完成的。要进行布局时，一般遵循如下规则：
1．特殊元件的布局 特殊元件的布局从以下几个方面考虑：
1）高频元件：高频元件之间的连线越短越好，设法减小连线的分布参数和相互之间的电磁干扰，易受干扰的元件不能离得太近。隶属于输入和隶属于输出的元件之间的距离应该尽可能大一些。
2）具有高电位差的元件：应该加大具有高电位差元件和连线之间的距离，以免出现意外短路时损坏元件。为了避免爬电现象的发生，一般要求 2000V 电位差之间的铜膜线距离应该大于 2mm，若对于更高的电位差，距离还应该加大。带有高电压的器件，应该尽量布置在调试时手不易触及的地方。
3）重量太大的元件：此类元件应该有支架固定，而对于又大又重、发热量多的元件，不宜安装在电路板上。
4）发热与热敏元件：注意发热元件应该远离热敏元件。
5）可以调节的元件：对于电位器、可调电感线圈、可变电容、微动开关等可调元件的布局应该考虑整机的结构要求，若是机内调节，应该放在电路板上容易调节的地方，若是机外调节，其位置要与调节旋钮在机箱面板上的位置相对应。
6）电路板安装孔和支架孔：应该预留出电路板的安装孔和支架的安装孔，因为这些孔和孔附近是不能布线的。
2．按照电路功能布局 如果没有特殊要求，尽可能按照原理图的元件安排对元件进行布局，信号从左边进入、从右边输出，从上边输入、从下边输出。 按照电路流程，安排各个功能电路单元的位置，使信号流通更加顺畅和保持方向一致。 以每个功能电路为核心，围绕这个核心电路进行布局，元件安排应该均匀、整齐、紧凑，原则是减少和缩短各个元件之间的引线和连接。 数字电路部分应该与模拟电路部分分开布局。
3．元件离电路板边缘的距离 所有元件均应该放置在离板边缘 3mm 以内的位置，或者至少距电路板边缘的距离等于板厚，这是由于在大批量生产中进行流水线插件和进行波峰焊时，要提供给导轨槽使用，同时也是防止由于外形加工引起电路板边缘破损，引起铜膜线断裂导致废品。如果电路板上元件过多，不得已要超出 3mm 时，可以在电路板边缘上加上 3mm 辅边，在辅边上开 V 形槽，在生产时用手掰开。
4．元件放置的顺序 首先放置与结构紧密配合的固定位置的元件，如电源插座、指示灯、开关和连接插件等。 再放置特殊元件，例如发热元件、变压器、集成电路等。 最后放置小元件，例如电阻、电容、二极管等。
布线的规则如下：
1）线长：铜膜线应尽可能短，在高频电路中更应该如此。铜膜线的不拐弯处应为圆角或斜角，而直角或尖角在高频电路和布线密度高的情况下会影响电气性能。当双面板布线时，两面的导线应该相互垂直、斜交或弯曲走线，避免相互平行，以减少寄生电容。
2）线宽：铜膜线的宽度应以能满足电气特性要求而又便于生产为准则，它的最小值取决于流过它的电流，但是一般不宜小于 0.2mm。只要板面积足够大，铜膜线宽度和间距最好选择 0.3mm。一般情况下，1~1.5mm 的线宽，允许流过 2A 的电流。例如地线和电源线最好选用大于 1mm 的线宽。在集成电路座焊盘之间走两根线时，焊盘直径为 50mil，线宽和线间距都是 10mil，当焊盘之间走一根线时，焊盘直径为 64mil，线宽和线间距都为 12mil。注意公制和英制之间的转换，100mil=2.54mm。
3）线间距：相邻铜膜线之间的间距应该满足电气安全要求，同时为了便于生产，间距应该越宽越好。最小间距至少能够承受所加电压的峰值。在布线密度低的情况下，间距应该尽可能的大。
4）屏蔽与接地：铜膜线的公共地线应该尽可能放在电路板的边缘部分。在电路板上应该尽可能多地保留铜箔做地线，这样可以使屏蔽能力增强。另外地线的形状最好作成环路或网格状。多层电路板由于采用内层做电源和地线专用层，因而可以起到更好的屏蔽作用效果。
焊盘
焊盘尺寸 焊盘的内孔尺寸必须从元件引线直径和公差尺寸以及镀锡层厚度、孔径公差、孔金属化电镀层厚度等方面考虑，通常情况下以金属引脚直径加上 0.2mm 作为焊盘的内孔直径。例如，电阻的金属引脚直径为 0.5mm，则焊盘孔直径为 0.7mm，而焊盘外径应该为焊盘孔径加1.2mm，最小应该为焊盘孔径加 1.0mm。 当焊盘直径为 1.5mm 时，为了增加焊盘的抗剥离强度，可采用方形焊盘。 对于孔直径小于 0.4mm 的焊盘，焊盘外径/焊盘孔直径=0.5~3。 对于孔直径大于 2mm 的焊盘，焊盘外径/焊盘孔直径=1.5~2。
常用的焊盘尺寸如表 1-1 所示表 16-1
常用的焊盘尺寸
焊盘孔直径/mm 0.4 0.5 0.6 0.8 1.0 1.2 1.6 2.0
焊盘外径/mm 1.5 1.5 2.0
设计焊盘时的注意事项如下：
1）焊盘孔边缘到电路板边缘的距离要大于 1mm，这样可以避免加工时导致焊盘缺损。
2）焊盘补泪滴，当与焊盘连接的铜膜线较细时，要将焊盘与铜膜线之间的连接设计成泪滴状，这样可以使焊盘不容易被剥离，而铜膜线与焊盘之间的连线不易断开。
3）相邻的焊盘要避免有锐角。
大面积填充
电路板上的大面积填充的目的有两个，一个是散热，另一个是用屏蔽减少干扰，为避免焊接时产生的热使电路板产生的气体无处排放而使铜膜脱落，应该在大面积填充上开窗，后者使填充为网格状。 使用敷铜也可以达到抗干扰的目的，而且敷铜可以自动绕过焊盘并可连接地线。
跨接线
在单面电路板的设计中，当有些铜膜无法连接时，通常的做法是使用跨接线，跨接线的长度应该选择如下几种：6mm、8mm 和 10mm。
接地
1地线的共阻抗干扰 电路图上的地线表示电路中的零电位，并用作电路中其它各点的公共参考点，在实际电路中由于地线（铜膜线）阻抗的存在，必然会带来共阻抗干扰，因此在布线时，不能将具有地线符号的点随便连接在一起，这可能引起有害的耦合而影响电路的正常工作。
2．如何连接地线 通常在一个电子系统中，地线分为系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等几种，在连接地线时应该注意以下几点：
1）正确选择单点接地与多点接地。在低频电路中，信号频率小于 1MHz，布线和元件之间的电感可以忽略，而地线电路电阻上产生的压降对电路影响较大，所以应该采用单点接地法。 当信号的频率大于 10MHz 时，地线电感的影响较大，所以宜采用就近接地的多点接地法。 当信号频率在 1~10MHz 之间时，如果采用单点接地法，地线长度不应该超过波长的 1/20，否则应该采用多点接地。
2）数字地和模拟地分开。电路板上既有数字电路，又有模拟电路，应该使它们尽量分开，而且地线不能混接，应分别与电源的地线端连接（最好电源端也分别连接）。要尽量加大线性电路的面积。一般数字电路的抗干扰能力强，TTL 电路的噪声容限为 0.4~0.6V，CMOS 数字电路的噪声容限为电源电压的 0.3~0.45 倍，而模拟电路部分只要有微伏级的噪声，就足以使其工作不正常。所以两类电路应该分开布局和布线。
3）尽量加粗地线。若地线很细，接地电位会随电流的变化而变化，导致电子系统的信号受到干扰，特别是模拟电路部分，因此地线应该尽量宽，一般以大于 3mm 为宜。
4）将接地线构成闭环。当电路板上只有数字电路时，应该使地线形成环路，这样可以明显提高抗干扰能力，这是因为当电路板上有很多集成电路时，若地线很细，会引起较大的接地电位差，而环形地线可以减少接地电阻，从而减小接地电位差。
5）同一级电路的接地点应该尽可能靠近，并且本级电路的电源滤波电容也应该接在本级的接地点上。
6）总地线的接法。总地线必须严格按照高频、中频、低频的顺序一级级地从弱电到强电连接。高频部分最好采用大面积包围式地线，以保证有好的屏蔽效果。
抗干扰
具有微处理器的电子系统，抗干扰和电磁兼容性是设计过程中必须考虑的问题，特别是对于时钟频率高、总线周期快的系统；含有大功率、大电流驱动电路的系统；含微弱模拟信号以及高精度 A/D 变换电路的系统。为增加系统抗电磁干扰能力应考虑采取以下措施：
1）选用时钟频率低的微处理器。只要控制器性能能够满足要求，时钟频率越低越好，低的时钟可以有效降低噪声和提高系统的抗干扰能力。由于方波中包含各种频率成分，其高频成分很容易成为噪声源，一般情况下，时钟频率 3 倍的高频噪声是最具危险性的。
2）减小信号传输中的畸变。当高速信号（信号频率高=上升沿和下降沿快的信号）在铜膜线上传输时，由于铜膜线电感和电容的影响，会使信号发生畸变，当畸变过大时，就会使系统工作不可靠。一般要求，信号在电路板上传输的铜膜线越短越好，过孔数目越少越好。典型值：长度不超过 25cm，过孔数不超过 2 个。
3）减小信号间的交叉干扰。当一条信号线具有脉冲信号时，会对另一条具有高输入阻抗的弱信号线产生干扰，这时需要对弱信号线进行隔离，方法是加一个接地的轮廓线将弱信号包围起来，或者是增加线间距离，对于不同层面之间的干扰可以采用增加电源和地线层面的方法解决。
4）减小来自电源的噪声。电源在向系统提供能源的同时，也将其噪声加到所供电的系统中，系统中的复位、中断以及其它一些控制信号最易受外界噪声的干扰，所以，应该适当增加电容来滤掉这些来自电源的噪声。
5）注意电路板与元器件的高频特性。在高频情况下，电路板上的铜膜线、焊盘、过孔、电阻、电容、接插件的分布电感和电容不容忽略。由于这些分布电感和电容的影响，当铜膜线的长度为信号或噪声波长的 1/20 时，就会产生天线效应，对内部产生电磁干扰，对外发射电磁波。 一般情况下，过孔和焊盘会产生 0.6pF 的电容，一个集成电路的封装会产生 2~6pF 的电容，一个电路板的接插件会产生 520mH 的电感，而一个 DIP-24 插座有 18nH 的电感，这些电容和电感对低时钟频率的电路没有任何影响，而对于高时钟频率的电路必须给予注意。
6）元件布置要合理分区。元件在电路板上排列的位置要充分考虑抗电磁干扰问题。原则之一就是各个元件之间的铜膜线要尽量的短，在布局上，要把模拟电路、数字电路和产生大噪声的电路（继电器、大电流开关等）合理分开，使它们相互之间的信号耦合最小。
7）处理好地线。按照前面提到的单点接地或多点接地方式处理地线。将模拟地、数字地、大功率器件地分开连接，再汇聚到电源的接地点。 电路板以外的引线要用屏蔽线，对于高频和数字信号，屏蔽电缆两端都要接地，低频模拟信号用的屏蔽线，一般采用单端接地。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属屏蔽罩屏蔽。
8）去耦电容。去耦电容以瓷片电容或多层陶瓷电容的高频特性较好。设计电路板时，每个集成电路的电源和地线之间都要加一个去耦电容。去耦电容有两个作用，一方面是本集成电路的储能电容，提供和吸收该集成电路开门和关门瞬间的充放电电能，另一方面，旁路掉该器件产生的高频噪声。数字电路中典型的去耦电容为 0.1μF，这样的电容有 5nH 的分布电感，可以对 10MHz 以下的噪声有较好的去耦作用。一般情况下，选择 0.01~0.1μF 的电容都可以。
一般要求没 10 片左右的集成电路增加一个 10μF 的充放电电容。 另外，在电源端、电路板的四角等位置应该跨接一个 10~100μF 的电容。
高频布线
为了使高频电路板的设计更合理，抗干扰性能更好，在进行1）合理选择层数。利用中间内层平面作为电源和地线层，可以起到屏蔽的作用，有效降低寄生电感、缩短信号线长度、降低信号间的交叉干扰，一般情况下，四层板比两层板的噪声低 20dB。
2）走线方式。走线必须按照 45°角拐弯，这样可以减小高频信号的发射和相互之间的耦合。
3）走线长度。走线长度越短越好，两根线并行距离越短越好。
4）过孔数量。过孔数量越少越好。
5）层间布线方向。层间布线方向应该取垂直方向，就是顶层为水平方向，底层为垂直方向，这样可以减小信号间的干扰。
6）敷铜。增加接地的敷铜可以减小信号间的干扰。
7）包地。对重要的信号线进行包地处理，可以显著提高该信号的抗干扰能力，当然还可以对干扰源进行包地处理，使其不能干扰其它信号。
8）信号线。信号走线不能环路，需要按照菊花链方式布线。
9）去耦电容。在集成电路的电源端跨接去耦电容。
10）高频扼流。数字地、模拟地等连接公共地线时要接高频扼流器件，一般是中心孔穿有导线的高频铁氧体磁珠。
上一页 [1] [2] [3]
PCB设计步骤：
1、 设置软件工作环境，其中包括如下几个方面：
(1)、软件规则设置，进入DesignRules，按照设计的要求对选项中的各项进行设置：
① 安全间距设置：PROTEL99SE软件中Routing的Clearance Constraint项规定了板上不同网络的走线、焊盘、过孔等之间必须保持的距离。在单面板和双面板的设计中，首选值为10-12mil；四层及以上的PCB首选值为6-8mil；最大安全间距一般没有限制。
② 布线层面和方向设置：Routing的Routing Layers，设置使用的走线层面和每层的走线方向(贴片单面板只用顶层，直插单面板只用底层)。一般情况下，使用默认值。
③ 过孔选项设置：PROTEL99SE软件中Routing的Routing Via Style项规定了过孔的内、外径的最小、最大和首选值。单面板和双面板过孔外径应设置在40mil——60mil之间；内径应设置在20mil——30mil。四层及以上的PCB外径最小值为20mil，最大值为40mil；内径最小值为10mil，最大值为20mil。
④ 线宽选项设置：PROTEL99SE软件中Routing的Width Constraint项规定了布线的宽度。单面板和双面板的布线宽度应设置在10——30mil之间，特殊情况下最大值不应超过60mil，最小值不应低于8 mil；四层及以上PCB最小值不应低于5mil，其余设置参照双面板设置。另可以添加一些网络的线宽设置，如地线、+5伏电源线、时钟线、+12伏电源线、-12伏电源线、交流电源输入线、功率输出线等。地线、时钟线和+5伏电源线首选值一般为60mil(最大值不限，最小值为8
mil，在能走通的情况下线尽量宽)宽度，各种电源线首选值一般为40mil(最大值不限，最小值为8 mil，在能走通的情况下线尽量宽)宽度。按照PCB线宽和电流的关系(大约是每毫米线宽允许通过500毫安的电流)确定最大线宽。
⑤ 敷铜连接选项设置：PROTEL99SE软件中Manufacturing的Polygon Connect Style项规定了敷铜连接的方式。连接方式（Rule Attributes）设置成Relief Connect方式，导线宽度（Conductor Width）设置成25mil，连接数量（Conductors）设置成4，角度（Angle）设置成90度。
⑥ 物理孔径设置：PROTEL软件中Manufacturing的Hole Size Constraint项规定了物理孔的大小。最小值设置为20mil，最大值没有限制 (备注：物理孔一般是指定位孔和安装孔等等)。其余各项一般可用它的缺省值。
(2)、软件参数设置，进入DesignOptions和ToolsPreferences,按照设计的要求对选项
中的各项进行设置：
① 可视栅格选项设置：PROTEL软件中DesignOptionsLayer中选中：Masks中的Top solder；Silkscreen中Top overlay；Other中Keepout和Multi Layer；System下面各项全部选中。Visible Grid项规定了可视栅格的大小，分别设置成10mil（上）和100mil（下）。
② 捕捉和器件移动栅格选项设置：PROTEL软件中DesignOptionsOptions项规定了捕捉和器件移动栅格的大小，捕捉和器件移动栅格均设置为10mil。选中Electrical Grid并把Range中设为8mil，Visible Kind设为Lines，Measurement Uint设为Imperial。
(3)、DRC校验设置：进入ToolsDesign Rules Check，按照设计的要求对选项中的各项进
行设置：ReportRouting Rules的Clearance Constraints，Max/Min Width
Constraints，Short Circuit Constraints和Un－Routed Net Constraints均选中；
ReportManufacturing Rules的Max/Min Hole Size选中；ReportOptions的选项全
部选中；On－lineRouting Rules的Clearance Constraints选中；On－line
Manufacturing Rules的Layer Pairs选中；On－linePlacement Rules的Component
Clearance选中。
2、 添加器件库
3、 导入网络表。在导入网络表的过程中，必须保证没有任何错误，严禁在网络表导入有错误的情况下进行设计。
4、 确定PCB尺寸及定位孔位置和尺寸，并把相关器件进行锁定
5、 元器件布局。
原则：PCB布局的原则是美观大方，疏密得当，符合电气特性，利于布线，尽量分成模块。在可能的情况下将元器件摆放整齐，并尽量保证各主要元器件之间和模块之间的对称性。
要求：整个PCB布局要显得大气，疏密得当，不要有的地方过紧，有的地方过松。丝印框要尽量减少，并突出各模块。模块的汉字或英文标示尽量放在对称和平行一致的位置上，并能体现模块的名称和美感。
布局完成后应对PCB布局进行检查，一般检查有如下几个方面：
(1)印制板尺寸应与加工图纸尺寸相符，有定位标记，设置参考点；
(2)元器件应保证在二维、三维空间上无冲突；
(3)元器件布局应疏密有序，排列整齐；
(4)需经常更换的元器件应保证能方便的进行更换；
(5)热敏元件与发热元件之间是保持适当的距离，在需要散热的地方，应加装散热器，同时保证空气流动的通畅；
(6)可调元器件应保证能方便进行调整；
(7)信号流程应保持顺畅且互连最短；
(8)尽可能保证过孔数量最少；
(9)禁止使用Ctrl＋X或Ctrl＋Y对器件进行翻转；
(10)一块PCB上孔的内径尺寸不能超过9种。
(11) 影响外观的元器件如TO-220封装的三端稳压器、贴片的电解电容等要尽可能的焊接在反面；不需要调节的电位器、中周和可调电容等要尽可能的焊接在反面，不能透过PCB焊接，并且要在产品规格书中要特别说明；其它特别影响整体外观的元器件如大的电解电容、继电器等设法焊接在反面。
6、PCB布线。一般推荐使用自动布线+手动调整的方法，自动布线要求依次按照地线——电源线——时钟线——其它的顺序进行布线，在布线规则中设置布线优先级，0为最低级，100为最高级，共101种情况。在比较复杂的电路板中，考虑到电气特性的要求、干扰等因素，我们全部采用手动布线。禁止把过孔放在元器件的管脚上，在自动布线之前应该锁定已经布好的线。走线要兼顾美观和电气特性，特别影响外观得走线要设法走在反面，原则上在产品名称、型号和众友标识的地方正面不要走线（特殊情况除外），在丝印框与Keepout框之间不允许正面走线（特殊情况除外）。
7、丝印和汉字的放置
（1）产品名称、型号及众友标识的放置
（2）元器件工程号丝印的放置
（3）模块标示汉字的放置
（4）测试钩和测试孔标识的放置
（5）字体放置的要求
8、大面积铺地。进入PlacePolygon Plane，Net Options选项将Connect to Net设置为Connect to GND，同时将Pour Over Same和Remove Dead topper选中，在Plane setting选项中将Grid size设置为18mil，Track width设置为20mil，layer选中相对应的层；Hatching style中选中Vertical Hatch；其它使用缺省值。大面积铺地之前，还应将安全间距值设置为25mil，大面积铺地之后，再将安全间距值还原。在不希望有走线的区域内放置FILL填充层(如散热器和卧放的两脚晶振，HC49S的晶振，多圈电位器的正面，TO220封装的三端稳压器等，如有其它网络的线从此处穿过则很容易造成短路)，要上锡的在Top
Solder 或Bottom Solder 层的相应处放FILL。
9、对所有过孔和焊盘泪滴：泪滴可增加它们的牢度但会使板上的线变得较难看，对于贴片和单面板一定要加，其它可根据实际情况选择泪滴。
10、重复DRC检查。进入ToolsDesign Rules Check，按照设计要求对选项中的各项进行设置，参考前面设置，DRC检查完成后修正检查中发现的错误，修改完后不允许有错误存在。
PCB制板与存档规则：
为防止公司技术泄密，在制板或存档时应将元器件的封装及名称内容全部删除。同时必须附一个制板说明。譬如：厚度：做一般PCB时厚度为1.6mm， 大PCB可用2mm ，射频用PCB等一般在0.8-1mm 左右；材料与颜 {MOD}等。
电路封装形式选择
1.电阻电容的封装形式如何选择，有没有什么原则?比如,同样是104的电容有0603、0805的封装，同样是10uF电容有3216，0805,3528等封装形式，选择哪种封装形式比较合适呢?
我看到的电路里常用电阻电容封装：
电容：
0.01uF可能的封装有0603、0805
10uF的封装有3216、3528、0805
100uF的有7343
320pF封装：0603或0805
电阻：
4.7K、10k、330、33既有0603又有0805封装
请问怎么选择这些封装?
2.有时候两个芯片的引脚(如芯片A的引脚1,芯片B的引脚2)可以直接相连，有时候引脚之间(如A-1和B-2)之间却要加上一片电阻，如22欧，请问这是为什么?这个电阻有什么作用?电阻阻值如何选择?
3.藕合电容如何布置？有什么原则？是不是每个电源引脚布置一片0.1uf？有时候看到0.1uf和10uf联合起来使用，为什么?
4.所谓5V ttl器件、5V cmos器件是指什么意思?是不是说该器件电源接上5V，其引脚输出或输入电平就是5V ttl或者5v cmos?
5.板子上要做两个串口，可不可以只用一块MAX232芯片?如果可以，用哪个型号的芯片?MAX3232C、MAX3232E还是MAX3232CSE?或者说这几个芯片哪个都可以
6.看PDIUSBD12芯片手册，见到两个概念，不清楚：单地址/数据总线配置、多路地址/数据总线配置,请问这两者有什么区别
7.protel99中，电源和地的网络标号是不是肯定是全局的(即使我使用层次电路原理图绘图模式3:电路端口全局，网络标号局部)
8.晶振起振电路电容好像一般为22pF，这是不是经验值，像上下拉电阻取值一般为4.7k~10K
9.usb插座电路，有一个电容:0.01uF/2KV，有这么高的耐压电压电容吗？为什么在这里需要使用这么高的耐压电容
10.DB9插座究竟是2发送，3接收还是3接收2发送，或者是由自己定义，无所谓
12.何谓扇入、扇出、扇入系数及扇出系数
13."高速的差分信号线具有速率高，好布线，信号完整性好等特点"，请问何谓高速差分信号线?
14.protel 99se中，布线时，信号线、地线、电源线线宽一般是多少？有什么原则需要注意?
15.TTL电路和cmos电路有什么区别？什么时候使用TTL系列？什么时候使用cmos器件?
一些回答：
1.电阻电容的封装形式如何选择，有没有什么原则?比如,同样是104的电容有0603、0805的封装，同样是10uF电容有3216，0805,3528等封装形式，选择哪种封装形式比较合适呢?
我看到的电路里常用电阻电容封装：
电容：
0.01uF可能的封装有0603、0805
10uF的封装有3216、3528、0805
100uF的有7343
320pF封装：0603或0805
电阻：
4.7K、10k、330、33既有0603又有0805封装
请问怎么选择这些封装?
答：选择合适的封装第一要看你的PCB空间，是不是可以放下这个器件。一般来说，封装大的器件会比较便宜，小封装的器件因为加工进度要高一点，有可能会贵一点，然后封装大的电容耐压值会比封装小的同容量电容耐压值高，这些都是要根据你实际的需要来选择的，另外，小封装的元器件对贴装要求会高一点，比如SMT机器的精度。如手机里面的电路板，因为空间有限，工作电压低，就可以选用0402的电阻和电容，而大容量的钽电容就多为3216等等大的封装
2.有时候两个芯片的引脚(如芯片A的引脚1,芯片B的引脚2)可以直接相连，有时候引脚之间(如A-1和B-2)之间却要加上一片电阻，如22欧，请问这是为什么?这个电阻有什么作用?电阻阻值如何选择?
答： 这个电阻一般是串电阻，拿来做阻抗匹配的，当然也可以做降压用，用于3.3V I/O 连接2.5V I/O类似的应用上面。阻值的选择要认真看Datasheet，来计算
3.藕合电容如何布置？有什么原则？是不是每个电源引脚布置一片0.1uf？有时候看到0.1uf和10uf联合起来使用，为什么?
答：电容靠近电源脚，这个问题可以参见
补充一点看法：
在两个芯片的引脚之间串连一个电阻，一般都是在高速数字电路中，为了避免信号产生振铃（即信号的上升或下降沿附近的跳动）。原理是该电阻消耗了振铃功率，也可以认为它降低了传输线路的Q值。
通常在数字电路设计中要真正做到阻抗匹配是比较困难的，原因有二：1、实际的印制板上连线的阻抗受到面积等设计方面的限制；2、数字电路的输入阻抗和输出阻抗不象模拟电路那样基本固定，而是一个非线性的东西。
实际设计时，我们常用22到33欧姆的电阻，实践证明，在此范围内的电阻能够较好地抑制振铃。但是事物总是两面的，该电阻在抑制振铃的同时，也使得信号延时增加，所以通常只用在频率几兆到几十兆赫兹的场合。频率过低无此必要，而频率过高则此法的延时会严重影响信号传输。另外，该电阻也往往只用在对信号完整性要求比较高的信号线上，例如读写线等，而对于一般的地址线和数据线，由于芯片设计总有一个稳定时间和保持时间，所以即使有点振铃，只要真正发生读写的时刻已经在振铃以后，就无甚大影响。
前面已经补充了一点，再补充一点：关于接地问题。
接地是一个极其重要的问题，有时关系到设计的成败。
首先要明确的是，所有的接地都不是理想的，在任何时候都具有分布电阻与分布电感，前者在信号频率较低时起作用，后者则在信号频率高时成为主要影响因素。由于上述分布参数的存在，信号在经过地线的时候，会产生压降以及磁场。若这些压降或磁场（以及由该磁场引起的感应电压）耦合到其它电路的输入，就可能会被放大（模拟电路中）或影响信号完整性（数字电路中）。所以，一般要求在设计时就考虑这些影响，有一个大致的原则如下：
1、在频率较低的电路中（尤其是模拟电路或模数混合电路中的模拟部分），采用单点接地，即各级放大器的地线（包括电源线）分别接到电源输出端，成为星形连接，并且在这个星的节点上接一个大电容。这样做的目的是避免信号在地线上的压降耦合到其他放大器中。
2、在模拟电路中（尤其是小信号电路）要避免出现地线环，因为环状的地线会产生感应电流，此电流造成的感应电势是许多干扰信号的来源。
3、如果是单纯的数字电路（包括模数混合电路中的数字部分）且信号频率不高（一般不超过10兆），可以共用一组电源与地线，但是必须注意每个芯片的退耦电容必须靠近芯片的电源与地引脚。
4、在高速的数字电路（例如几十兆的信号频率）中，必须采取大面积接地，即采用4层以上的印制板，其中有一个单独的接地层。这样做的目的是给信号提供一个最短的返回路径。由于高速数字信号具有很高的谐波分量，所以此时地线与信号线之间构成的回路电感成为主要影响因素，信号的实际返回路径是紧贴在信号线下面的，这样构成的回路面积最小（从而电感最小）。大面积接地提供了这样的返回路径的可能性，而采用其他的接地方式均无法提供此返回路径。需要注意的是，要避免由于过孔或其他器件在接地平面上造成的绝缘区将信号的返回路径割断（地槽），若出现这种情况，情况会变得十分糟糕。
5、高频模拟电路，也要采取大面积接地。但是由于此时的信号线要考虑阻抗匹配问题，所以情况更复杂一些，在这里就不展开了。
protel元件封装库总结
关键词： protel 元件封装
电阻 AXIAL
无极性电容 RAD
电解电容 RB-
电位器 VR
二极管 DIODE
三极管 TO
电源稳压块78和79系列 TO－126H和TO-126V
场效应管 和三极管一样
整流桥 D－44 D－37 D－46
单排多针插座 CON SIP
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn//data/attach/topic/topicKPo7gB.jpg', '推荐 u010448932 的文章《PCB设计的一些原则及Protel DXP的一些操作总结》','https://www.xiaopingtou.net/article-92583.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}