Cadence、Pads、Altium Designer网表互转导入PCB

2019-07-14 09:48发布

1、orCAD 生成Altium Designer网表并导入 菜单栏,选择Tools — Creat Netlist 1、输出网表 other ,格式选择orprotel2.dll ,点击OK即可生成网表.net 2、在AltiumDesigner中新建工程,创建一个新的PCB文件,并将刚才的.net网标文件添加进来     (如果使用protel99,直接designer load nets加载进来即可) 3、在PCB文件中单击右键,选择Show Differences 4、选择 Advanced Mode,选择PCB文件和网表文件 5、在弹出的对话框中会显示网表文件与当前PCB的区别(今后更新网表时可用于检查更改是否正确),      在显示主栏中右键,并选择 Update All in >> PCB Document […] 6、点击Create Engineering Change Order … 7、可以看到熟悉的画面了,点击Validate Changes检查封装是否都正确,之后点击Execute Changes更新至PCB文件,至此,PCB文件中就会看到相应的器件   2、orCAD 生成Pads网表并导入 菜单栏,选择Tools — Creat Netlist 1、输出网表 other ,格式选择Pads2k.dll 或是padspcb.dll,只有这两个dll才能生成PADS的网络表,且生成的文件名是.asc ......   3、orCAD 生成Allegro网表并导入 creat Netlist with the "pcb edit", and ............
##############################################################################   ***************************************************************************************************************
1)Altium Designer 生成Allegro网表并导入 Allegro可以读入合乎其要求的第三方网表,Protel输出的Telexis格式的网表满足Allegro对第三方网表的要求,这样就可以将Protel文件注入Allegro Allegro在注入第三方网表时还需要每种类型器件的设备描述文件Device.txt文件,它的格式如下: Class: classtype Pinused: ...

  其中常用的是PACKAGECLASSPINCOUNT这几项。PACKAGE描述了器件的封装,但Allegro在注入网表时会用网表中的PACKAGE项而忽略设备描述文件中的这一项。 (参考:http://blog.csdn.net/yanlai20/article/details/529601642)Altium Designer 生成Pads网表并导入      菜单 -》 导出,选netlist schematic, 再选 padsnetlist 会导出x.prt(元件)和x.net(网络)这2个文件,把这2个文件的后缀改为asc,先导入元件,在导入网络或者把这2个文件合并在一起(按pads网表格式),在导入pads (菜单 -> design,这里导出的网表缺,不完整AD17)   1】 Pads logic生成 Allegro 网表并导入 难,能用第三方网表转换工具E-studio2】 Pads logic生成Altium Designer 网表并导入 同上,难;     此外,都需要注意元件的封装名称跟网表的一致性,所以从画图开始就要注意库的建立修改命名。