D+R(Design→Rules)PCB设计规则设置D+O(Design→Beard Options) =O+B=O+G=O+S编辑PCB板选项D+P(Design→Make PCB Library)生成PCB封装库D+S+R(Design→Board Shape→Redefine Board Shape)重新定义PCB板型D+S+D(Design→Board Shape→Define from selected objects )重新定义板型从选择的物体D+K(Design→Layer Stack Manager)板层堆栈管理E+A(Edit→Paste Special)特殊粘贴E+D(Edit→Delete)直接连续点击要删除的对象E+I(Edit→Holes Size Editor)孔径编辑器,可对PCB上的过孔和焊盘集体修改其孔径E+N(Edit→Find Similar Objects)=Shif+F查找相似对象E+O+S(Edit→Origin→Set)设置坐标原点E+S+N((Edit→Select→Net)选中显示某个网络F+A(File→Save As)另存为F+B+G(File→Assembly Outputs→Generates pick and place files)输出坐标文件,单位设为公制F+S(File→Save )=Ctrl+S保存G设置捕捉栅格J+A(Edit→Move→Absolute Origin)=Ctrl+Home跳转到绝对原点J+C(Edit→Move→Component)跳转到某一元件J+E(Edit→Move→Error Marker)跳转到错误标志J+L(Edit→Move→New Location)跳转到新坐标位置J+N(Edit→Move→Net)跳转到某个网络J+O(Edit→Move→Current Origin)=Ctrl+End跳转到当前坐标原点J+S(Edit→Move→String)跳转到某个字符L板层和颜 {MOD}设置包括DRC违规颜 {MOD}显示L放置元件时顶层和底层的切换M+C(Edit→Move→Component)查找某一个元件并移动可设置鼠标跳向元件,也可设置元件跳到鼠标上M+O(设置旋转角度,选中元件为前提)N+H+A(View→Connections→Hide All)隐藏全部网络N+S+A(View→Connections→Show All)显示全部网络O+B=O+G=O+S=D+O 编辑PCB板选项O+D=Ctrl+D DXP参数设置,设置显示及隐藏O+P(DXP→Preferences)=T+P DXP参数设置P+G(Place→Polygon pour)覆铜P+L(Place→Line)画线(无电气特性)P+P(Place→Pad)放置焊盘P+S(Place→String)放置字符P+T(Place→Line)画线(带有电气特性)P+V(Place→Via)放置过孔P+L(Place→Line)画线(无电气特性)Q (View→Toggle Unite)公制和英制切换R+B(Reports→Board Information)查看PCB信息R+I(Reports→Bill of Materials)输出材料清单R+M(Reports→Measure Distance)=Ctrl+M测量距离R+O(Reports→Simple BOM)输出BOM文件Shift+F= E+N 查找相似元件Shift+S 只显示当前所在层面T+D(Tools→Design Rule Check)进行DRC规则检查T+E(Tools→Teardrop)补泪滴T+P(Tools→Preferences)=O+P DXP参数设置T-M——忽略警告M-D——拖动一个元件,但不会改变和其他脚的连接关系,连线会跟着延长当然只有导线会跟着延长,若是直接与电阻或是什么芯片的管脚连接,中间没有导线,那拖动的时候,连接就会断开。S-C——执行这个命令后单击导线、电气结点、端口或网络标号,可以将实际连接在一起的导线、电线结点、端口或网络标号选中。画 PCB 时,按 L 将器件翻转到背面,按 * 键可以转到背面层 。放线错误可以通过 Backspace 去掉最后一段线段 。ctrl+Z——撤销上一步 。Ctrl-M——丈量两点间的距离。enter——选取或启动esc——放弃或取消f1——启动在线帮助窗口tab——启动浮动图件的属性窗口pgup——放大窗口显示比例pgdn——缩小窗口显示比例end——刷新屏幕del——删除点取的元件(1个)ctrl+del——删除选取的元件(2个或2个以上)x+a——取消所有被选取图件的选取状态x——将浮动图件左右翻转y——将浮动图件上下翻转space——将浮动图件旋转90度crtl+ins——将选取图件复制到编辑区里shift+ins——将剪贴板里的图件贴到编辑区里shift+del——将选取图件剪切放入剪贴板里alt+backspace——恢复前一次的操作ctrl+backspace——取消前一次的恢复crtl+g——跳转到指定的位置crtl+f——寻找指定的文字alt+f4——关闭protelspacebar——绘制导线,直线或总线时,改变走线模式v+d——缩放视图,以显示整张电路图v+f——缩放视图,以显示所有电路部件home——以光标位置为中心,刷新屏幕esc——终止当前正在进行的操作,返回待命状态backspace——放置导线或多边形时,删除最末一个顶点delete——放置导线或多边形时,删除最末一个顶点ctrl+tab——在打开的各个设计文件文档之间切换alt+tab——在打开的各个应用程序之间切换a——弹出editalign子菜单b——弹出viewtoolbars子菜单e——弹出edit菜单f——弹出file菜单h——弹出help菜单j——弹出editjump菜单l——弹出editset location makers子菜单m——弹出editmove子菜单o——弹出options菜单p——弹出place菜单r——弹出reports菜单s——弹出editselect子菜单t——弹出tools菜单v——弹出view菜单w——弹出window菜单x——弹出editdeselect菜单z——弹出zoom菜单左箭头——光标左移1个电气栅格shift+左箭头——光标左移10个电气栅格右箭头——光标右移1个电气栅格shift+右箭头——光标右移10个电气栅格上箭头——光标上移1个电气栅格shift+上箭头——光标上移10个电气栅格下箭头——光标下移1个电气栅格shift+下箭头——光标下移10个电气栅格ctrl+1——以零件原来的尺寸的大小显示图纸ctrl+2——以零件原来的尺寸的200%显示图纸ctrl+4——以零件原来的尺寸的400%显示图纸ctrl+5——以零件原来的尺寸的50%显示图纸ctrl+f——查找指定字符ctrl+g——查找替换字符ctrl+b——将选定对象以下边缘为基准,底部对齐ctrl+t——将选定对象以上边缘为基准,顶部对齐ctrl+l——将选定对象以左边缘为基准,靠左对齐ctrl+r——将选定对象以右边缘为基准,靠右对齐ctrl+h——将选定对象以左右边缘的中心线为基准,水平居中排列ctrl+v——将选定对象以上下边缘的中心线为基准,垂直居中排列ctrl+shift+h——将选定对象在左右边缘之间,水平均布ctrl+shift+v——将选定对象在上下边缘之间,垂直均布f3——查找下一个匹配字符shift+f4——将打开的所有文档窗口平铺显示shift+f5——将打开的所有文档窗口层叠显示shift+单左鼠——选定单个对象crtl+单左鼠,再释放crtl——拖动单个对象shift+ctrl+左鼠——移动单个对象按ctrl后移动或拖动——移动对象时,不受电器格点限制按alt后移动或拖动——移动对象时,保持垂直方向按shift+alt后移动或拖动——移动对象时,保持水平方向 1、设计浏览器快捷键:鼠标左击 选择鼠标位置的文档鼠标双击 编辑鼠标位置的文档鼠标右击 显示相关的弹出菜单Ctrl+F4 关闭当前文档Ctrl+Tab 循环切换所打开的文档Alt+F4 关闭设计浏览器DXP 2、原理图和PCB通用快捷键:Shift 当自动平移时,快速平移Y 放置元件时,上下翻转X 放置元件时,左右翻转Shift+↑↓←→ 箭头方向以十个网格为增量,移动光标↑↓←→ 箭头方向以一个网格为增量,移动光标SpaceBar 放弃屏幕刷新Esc 退出当前命令End 屏幕刷新Home 以光标为中心刷新屏幕PageDown,Ctrl+鼠标滚轮 以光标为中心缩小画面PageUp, Ctrl+鼠标滚轮 以光标为中心防大画面鼠标滚轮 上下移动画面Shift+鼠标滚轮 左右移动画面Ctrl+Z 撤销上一次操作Ctrl+Y 重复上一次操作Ctrl+A 选择全部Ctrl+S 保存当前文档Ctrl+C 复制Ctrl+X 剪切Ctrl+V 粘贴Ctrl+R 复制并重复粘贴选中的对象Delete 删除V+D 显示整个文档V+F 显示所有对象X+A 取消所有选中的对象单击并按住鼠标右键 显示滑动小手并移动画面点击鼠标左键 选择对象点击鼠标右键 显示弹出菜单,或取消当前命令右击鼠标并选择Find Similar 选择相同对象点击鼠标左键并按住拖动 选择区域内部对象点击并按住鼠标左键 选择光标所在的对象并移动双击鼠标左键 编辑对象Shift+点击鼠标左键 选择或取消选择TAB 编辑正在放置对象的属性Shift+C 清除当前过滤的对象Shift+F 可选择与之相同的对象Y 弹出快速查询菜单F11 打开或关闭Inspector面板F12 打开或关闭List面板 3、原理图快捷键:Alt 在水平和垂直线上限制对象移动G 循环切换捕捉网格设置空格键(Spacebar) 放置对象时旋转90度空格键(Spacebar) 放置电线、总线、多边形线时激活开始/结束模式Shift+空格键(Spacebar) 放置电线、总线、多边形线时切换放置模式退格建(Backspace) 放置电线、总线、多边形线时删除最后一个拐角点击并按住鼠标左键+Delete 删除所选中线的拐角点击并按住鼠标左键+Insert 在选中的线处增加拐角Ctrl+点击并拖动鼠标左键 拖动选中的对象 4、PCB快捷键:Shift+R 切换三种布线模式Shift+E 打开或关闭电气网格Ctrl+G 弹出捕获网格对话框G 弹出捕获网格菜单N 移动元件时隐藏网状线L 镜像元件到另一布局层退格键 在布铜线时删除最后一个拐角Shift+空格键 在布铜线时切换拐角模式空格键 布铜线时改变开始/结束模式Shift+S 切换打开/关闭单层显示模式O+D+D+Enter 选择草图显示模式O+D+F+Enter 选择正常显示模式O+D 显示/隐藏Prefences对话框L 显示Board Layers对话框Ctrl+H 选择连接铜线Ctrl+Shift+Left-Click 打断线+ 切换到下一层(数字键盘)- 切换到上一层(数字键盘)* 下一布线层(数字键盘)M+V 移动分割平面层顶点Alt 避开障碍物和忽略障碍物之间切换Ctrl 布线时临时不显示电气网格Ctrl+M或R-M 测量距离Shift+空格键 顺时针旋转移动的对象空格键 逆时针旋转移动的对象Q 米制和英制之间的单位切换E-J-O 跳转到当前原点E-J-A 跳转到绝对原点
DXP2004下Miscellaneous Devices(不同种类的元件).Intlib元件库中常用元件有:常用的有:电阻系列(res*) 在元件库中输入res,然后点击查找,你就会看到该元件,,双击便可以使用他排组(res pack*)电感(inductor*)电容(cap*,capacitor*)二极管系列(diode*,d*)三极管系列(npn*,pnp*,mos*,MOSFET*(半导体场效晶体管),MESFET*,jfet*,IGBT*)运算放大器系列(op*)继电器(relay*)8位数码显示管(dpy*)电桥(bri*bridge)光电耦合器( opto* ,optoisolator )光电二极管、三极管(photo*)模数转换、数模转换器(adc-8,dac-8)晶振(xtal)电源(battery)喇叭(speaker)麦克风(mic*)小灯泡(lamp*)响铃(bell)天线(antenna)保险丝(fuse*)开关系列(sw*)跳线(jumper*)变压器系列(trans*)(tube*)(scr)(neon)(buzzer)(coax)晶振(crystal oscillator)的元件库名称是Miscellaneous Devices.Intlib, 在search栏中输入 *soc 即可。########### DXP2004下Miscellaneous connectors.Intlib元件库中常用元件有:(con*,connector*)(header*)(MHDR*)定时器NE555P 在库TI analog timer circit.Intlib中电阻 AXIAL无极性电容 RAD电解电容 RB-电位器 VR二极管 DIODE三极管 TO电源稳压块78和79系列 TO-126H和TO-126V场效应管 和三极管一样整流桥 D-44 D-37 D-46单排多针插座 CON SIP双列直插元件 DIP晶振 XTAL1电阻:RES1,RES2,RES3,RES4;封装属性为axial系列无极性电容:cap;封装属性为RAD-0.1到rad-0.4电解电容:electroi;封装属性为rb.2/.4到rb.5/1.0电位器:pot1,pot2;封装属性为vr-1到vr-5二极管:封装属性为diode-0.4(小功率)diode-0.7(大功率)三极管:常见的封装属性为to-18(普通三极管)to-22(大功率三极管)to-3(大功率达林顿管)电源稳压块有78和79系列;78系列如7805,7812,7820等79系列有7905,7912,7920等常见的封装属性有to126h和to126v整流桥:BRIDGE1,BRIDGE2: 封装属性为D系列(D-44,D-37,D-46)电阻: AXIAL0.3-AXIAL0.7 其中0.4-0.7指电阻的长度,一般用AXIAL0.4瓷片电容:RAD0.1-RAD0.3. 其中0.1-0.3指电容大小,一般用RAD0.1电解电容:RB.1/.2-RB.4/.8 其中.1/.2-.4/.8指电容大小.一般<100uF用RB.1/.2,100uF-470uF用RB.2/.4,>470uF用RB.3/.6二极管: DIODE0.4-DIODE0.7 其中0.4-0.7指二极管长短,一般用DIODE0.4发光二极管:RB.1/.2集成块: DIP8-DIP40, 其中8-40指有多少脚,8脚的就是DIP8 贴片电阻0603表示的是封装尺寸 与具体阻值没有关系但封装尺寸与功率有关 通常来说0201 1/20W0402 1/16W0603 1/10W0805 1/8W1206 1/4W
电容电阻外形尺寸与封装的对应关系是:0402=1.0x0.50603=1.6x0.80805=2.0x1.21206=3.2x1.61210=3.2x2.51812=4.5x3.22225=5.6x6.5
元件封装除了DEVICE.LIB库中的元件外,其它库的元件都已经有了固定的元件封装,这是因为这个库中的元件都有多种形式:以晶体管为例说明一下:晶体管是我们常用的的元件之一,在DEVICE.LIB库中,简简单单的只有NPN与PNP之分,但实际上,如果它是NPN的2N3055那它有可能是铁壳子的TO—3,如果它是NPN的2N3054,则有可能是铁壳的TO-66或TO-5,而学用的CS9013,有TO-92A,TO-92B,还有TO-5,TO-46,TO-52等等,千变万化.还有一个就是电阻,在DEVICE库中,它也是简单地把它们称为RES1和RES2,不管它是100Ω还是470KΩ都一样,对电路板而言,它与欧姆数根本不相关,完全是按该电阻的功率数来决定的我们选用的1/4W和甚至1/2W的电阻,都可以用AXIAL0.3元件封装,而功率数大一点的话,可用AXIAL0.4,AXIAL0.5等等.现将常用的元件封装整理如下:电阻类及无极性双端元件 AXIAL0.3-AXIAL1.0无极性电容 RAD0.1-RAD0.4有极性电容 RB.2/.4-RB.5/1.0二极管 DIODE0.4及 DIODE0.7石英晶体振荡器 XTAL1晶体管、FET、UJT TO-xxx(TO-3,TO-5)可变电阻(POT1、POT2) VR1-VR5当然,我们也可以打开C:Client98PCB98libraryadvpcb.lib库来查找所用零件的对应封装.这些常用的元件封装,大家最好能把它背下来,这些元件封装,大家可以把它拆分成两部分来记如电阻AXIAL0.3可拆成AXIAL和0.3,AXIAL翻译成中文就是轴状的,0.3则是该电阻在印刷电路板上的焊盘间的距离也就是300mil(因为在电机领域里,是以英制单位为主的.同样的,对于无极性的电容,RAD0.1-RAD0.4也是一样;对有极性的电容如电解电容,其封装为RB.2/.4,RB.3/.6等,其中“.2”为焊盘间距,“.4”为电容圆筒的外径.对于晶体管,那就直接看它的外形及功率,大功率的晶体管,就用TO—3,中功率的晶体管,如果是扁平的,就用TO-220,如果是金属壳的,就用TO-66,小功率的晶体管,就用TO-5,TO-46,TO-92A等都可以,反正它的管脚也长,弯一下也可以.对于常用的集成IC电路,有DIPxx,就是双列直插的元件封装,DIP8就是双排,每排有4个引脚,两排间距离是300mil,焊盘间的距离是100mil.SIPxx就是单排的封装.等等.值得我们注意的是晶体管与可变电阻,它们的包装才是最令人头痛的,同样的包装,其管脚可不一定一样.例如,对于TO-92B之类的包装,通常是1脚为E(发射极),而2脚有可能是B极(基极),也可能是C(集电极);同样的,3脚有可能是C,也有可能是B,具体是那个,只有拿到了元件才能确定.因此,电路软件不敢硬性定义焊盘名称(管脚名称),同样的,场效应管,MOS管也可以用跟晶体管一样的封装,它可以通用于三个引脚的元件.Q1-B,在PCB里,加载这种网络表的时候,就会找不到节点(对不上).在可变电阻上也同样会出现类似的问题;在原理图中,可变电阻的管脚分别为1、W、及2,所产生的网络表,就是1、2和W,在PCB电路板中,焊盘就是1,2,3.当电路中有这两种元件时,就要修改PCB与SCH之间的差异最快的方法是在产生网络表后,直接在网络表中,将晶体管管脚改为1,2,3;将可变电阻的改成与电路板元件外形一样的1,2,3即可。元件封装命名规则: 1.00普通电容和贴片电容普通电容在Miscellaneous Devices.IntLib库中可以找到,它的种类比较多,大致可以分为两类,一类是电解电容,一类是无极性电容。电解电容由于容量和耐压不同其封装也不一样,电解电容的名称是“RB.*/.*”,其中“.*/.*”表示焊盘间距/外形直径,其单位是英寸。无极性电容的名称是“RAD一***”,其中“***”表示焊盘间距,其单位是英寸。贴片电容在\Library\PCB\Chip Capacitor一2 Con—tacts.Pcbl。ib中,它的封装比较多,可根据不同的元件选择不同的封装,这些封装可根据厂家提供的封装外形尺寸选择,它的命名方法一般是CC****一****,其中“一”后面的“****”分成两部分,前两个**是表示焊盘问的距离,后两个**表示焊盘的宽度,它们的单位都是10 mil,“一”前面的“****”对应公制尺寸。2 普通电阻和贴片电阻普通电阻在Miscellaneous Devices.IntLib库中,名称是“AXIAL一***”,其中“***”表示焊盘间距,其单位是英寸。贴片电阻在Miscellaneous Devices.IntLib库中只有一个,它的名称是“R2012—0806”,其含义和贴片电容的含义基本相同。其余的可用贴片电容的封装套用。3 普通二极管和贴片二极管:普通二极管在Miscellaneous Devices.Intl.ib库中,名称是“DIODE二-***”,其中“***”表示一个数据,其单位是英寸。贴片二极管可用贴片电容的封装套用。4 三极管普通三极管在Miscellaneous Devices.Intl,ib库中,其名称与Protel99 SE的名称“T0一***”不同,在Protel DXP中,三极管的名称是“BCY~w3/***”系列,可根据三极管功率的不同进行选择。5 连接件连接件在Miscellaneous Connector PCB.IntLib库中,可根据需要进行选择。6 其他分立封装元件其他分立封装元件大部分也在Miscellaneous De—vices.IntI。ib库中,不再各个说明,但必须熟悉各元件的命名,这样在调用时才能一目了然。2.00 集成电路类DIP:是传统的双列直插封装的集成电路;PLCC:是贴片封装的集成电路,由于焊接工艺要求高。不宜采用;PGA:是传统的栅格阵列封装的集成电路,有专门的PGA库;QUAD:是方形贴片封装的集成电路。焊接较方便;SOP:是小贴片封装的集成电路,和DIP封装对应;SPGA:是错列引脚栅格阵列封装的集成电路;BGA:是球形栅格阵列封装的集成电路。
使用DXP2004或AD6环境下,新建→项目→集成元件库.在PRJECT下就多一个Integrated_Library1.LibPkg的集成元件项目文件.然后保存项目.在集成元件库下新增一个原理图元件库和一个封装库,命名要和集成元件库项目名称一致.
在原理图元件库编辑环境为符号库指定封装.然后在项目单击右键,选择”Compile Integrated Library ****.LibPgk”(****代表自己命名的元件库名称).就是编译集成元件.
这时你就可以在元件库保存位置上看一个”Project Outputs for ****”的输出文件夹,
文件夹中就有刚才编译的集成元件库了
此时就可以直接在DXP2004/AD6中直接调用这个元件库了.效果和系统的集成元件一样.下次直接打开集成元件时,就会有这样的提示
选择提取源,你就可以在PROJECT中看到集成元件所有包含的原理图符号库和PCB封装库.不过要注意的是,如果你对元件库修改后,要记得重新编译一下,否则你是调不到你最新增加的元件库,在项目右键选择” Reompile Integrated Library ****.LibPgk”选项.
★ 信号层Protel DXP 2004有32个信号层用于放置与信号有关的电器元素,包括:Top Layer:顶层覆铜布线层,可以放置元件和布线Bottom Layer:底层覆铜布线层,可以放置元件和布线Mid Layer(1-30):中间信号层,用于布置信号线★ 内部电源/接地层Protel DXP 2004有16个内部电源接地层Internal Panel(1-16):内部电源接地层★ 机械层
via称为过孔,有通孔、盲孔和埋孔之分,主要用于同一网络在不同层的导线的连接,一般不用作焊接元件;
pad称为焊盘,有插脚焊盘和表贴焊盘之分;插脚焊盘有焊孔,主要用于焊接插脚元件;而表贴焊盘没有焊孔,主要用于焊接表贴元件。
via主要起到电气连接的作用,via的孔径一般较小,通常只要制板加工工艺能做到就足够了,而且via表面既可涂上阻焊油墨,也可不涂;
而pad不仅起到电气连接的作用,而且还起机械固定的作用,pad的孔径(当然是指插脚焊盘)则必须要足够大到能穿过元件的引脚,否则会导致生产问题;另外,pad表面一定不能有阻焊油墨,因为这会影响焊接,并且一般在制板时还要在pad表面涂上助焊剂;还有pad的孔径(当是指插脚焊盘)的盘径和孔径之间还必须符合一定的标准,否则不仅影响焊接,而且还会导致安装不牢固。 绘制封装元件
用绘图工具箱
2、 用向导创建封装元件:
用向导创建封装元件根据封装元件的不同其步骤也有所不同,但是基本的方法大致是相同的,下面我们对最基本的方法简单介绍一下:
①、单击*.PcbLib(在那个元件库创建就单击那个元件库),将*.PcbLib作为当前被编辑的文件;
②、单击【Tools】/【New Component】,在对话框中选择准备创建元件的封装类型,下面的表格是各封装类型对照表:
序号 名 称 说 明
1 Ball Grid Arrays(BGA) BGA类型
2 Capacitors CAP无极性电容类型
3 Diodes 二极管类型
4 Dual in-line Package(DIP) DIP类型
5 Edge Connectors EC边沿连接类型
6 Leadless Chip Carier(LCC) LCC类型
7 Pin Grid Arrays(PGA) OGA类型
8 Quad Packs(QUAD) GUAD类型
9 Resistors 二脚元件类型
10 Small Outline Package(SOP) SOP类型
11 Staggered Ball Gird Arrayd (SBG) SBG类型
12 Staggered Pin Gird Arrayd (SPGA) SPGA类型
假定我们选择Dual in-line Package(DIP)的封装类型,并选择单位制为“Imperial”(英制,一般均选择英制),然后单击“Next”;
③、在这个对话框中是设置焊盘的大小,我们如果是创建一个DIP封装的元件,可以采用默认值,当然如果创建的不是典型的DIP封装元件,要根据焊盘流过的电流大小设置,对于电流较大的元件焊盘要设置的稍大一点,设置好后单击“Next”;
④、在这个对话框中是设置焊盘之间的X方向和Y方向间距的,如果我们是创建一个DIP封装的元件,可以采用默认值,当然如果创建的不是典型的DIP封装元件,要根据焊盘流过的电流大小设置,对于电流较大的元件焊盘的间距要设置的稍大一点,设置好后单击“Next”;
⑤、在这个对话框中是设置丝印层中丝印线条的宽度的,为了使丝印比较清晰最好印线条的宽度的设置为2-5mil,比较流行的设置是5 mil,设置好后单击“Next”;
⑥、在这个对话框中是设置焊盘的数目,我们如果是创建一个DIP封装的元件,根据封装设置;如果创建的不是DIP封装的元件,要根据焊盘的多少设置,当然由于是DIP封装设置一般要采用双数,如果设置和具体的封装有区别,在后面我们还可以修改,设置好后单击“Next”;
⑦、在这个对话框中是设置封装元件的名称的,在文本输入框输入即可,输入好后单击“Next”;
⑧、进入向导完成对话框,单击“Finish”结束向导。如果我们创建的是DIP元件,基本已经完成,但是我们创建的不是DIP元件,可能和元件封装有一定的差别,我们可以进行手工修改;
⑨、用手工绘制的方法进行修改,修改的内容包括增加或减少焊盘、对某个焊盘进行大小和名称的重新设置、对某个焊盘进行移动、重新绘制元件封装的轮廓线等等。全部设置和修改完成并经过反复检查认为没有问题后,点击【Edit】/【Set Reference】/【*】设置参考点。点击【Report】/【Component Rule Check】执行元件设计规则检查,如果在输出报表没有错误,则设计是成功的。点击主工具条的存盘键进行存盘。
菜单栏上点击Reports/Bill of materials就会弹出窗口可以了,想要excel文档也可以export...出来就可以了!
在绘制原理图界面,执行菜单Place—Sheet(印刷 )Symbol(符号),命令,移动光标到图中,按下Tab键显示。
生成PCB
电路板设计中抗干扰的措施还可以采取包地的办法,即用接地的导线将某一网络包住,采用接地屏蔽的办法来抵抗外界干扰。 网络包地的使用步骤如下: ( 1 )选择需要包地的网络或者导线。从主菜单中执行命令 Edit/Select/Net ,光标将变成十字形状,移动光标一要进行包地的网络处单击,选中该网络。如果是组件没有定义网络,可以执行主菜单命令 Select/Connected Copper 选中要包地的导线。 ( 2 )放置包地导线。从主菜单中执行命令 Tools/Outline Selected Objects 。系统自动对已经选中的网络或导线进行包地操作。( 3 )对包地导线的删除。如果不再需要包地的导线,可以在主菜单中执行命令 Edit/Select/Connected Copper 。此时光标将变成十字形状,移动光标选中要删除的包地导线,按 Delect 键即可删除不需要的包地导线。
在 PCB 设计中,布线是完成产品设计的重要步骤, PCB 布线有单面布线、双面布线和多层布线。为了避免输入端与输出端的边线相邻平行而产生反射干扰和两相邻布线层互相平行产生寄生耦合等干扰而影响线路的稳定性,甚至在干扰严重时造成电路板根本无法工作,在 PCB 布线工艺设计中一般考虑以下方面: 1 .考虑 PCB 尺寸大小 PCB 尺寸过大时,印制线条长,阻抗增加,抗噪声能力下降,成本也增加;尺寸过小,则散热不好,且邻近线条易受干扰。应根据具体电路需要确定 PCB 尺寸。 2 .确定特殊组件的位置 确定特殊组件的位置是 PCB 布线工艺的一个重要方面,特殊组件的布局应主要注意以下方面: ● 尽可能缩短
高频元器件之间的联机,设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互离得太近,
输入和输出组件应尽量远离。 ● 某些元器件或导线之间可能有较
高的电位差,应加大它们之间的距离,以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。 ● 重量超过 15g 的元器件、应当用支架加以固定,然后焊接。那些又大又重、发热量多的元器件,不宜装在印制板上,而应装在整机的机箱底板上,且应考虑散热问题。
热敏组件应远离发热组件。 ● 对于电位器、可调电感线圈、可变电容器、微动开关等可调组件的布局应考虑整机的结构要求。若是机内调节,应放在印制板上便于调节的地方;若是机外调节,其位置要与调节旋钮在机箱面板上的位置相适应。应留出印制板定位孔及固定支架所占用的位置。 3 .布局方式 采用交互式布局和自动布局相结合的布局方式。布局的方式有两种:自动布局及交互式布局,在自动布线之前,可以用交互式预先对要求比较严格的线进行布局,完成对特殊组件的布局以后,对全部组件进行布局,主要遵循以下原则: ● 按照电路的流程安排各个功能电路单元的位置,使布局便于信号流通,并使
信号尽可能保持一致的方向。 ● 以每个功能电路的
核心组件为中心,围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在 PCB 上。尽量减少和缩短各元器件之间的引线和连接。 ● 在高频下工作的电路,要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样,不但美观,而且装焊容易,易于批量生产。 ●
位于电路板边缘的元器件,离电路板边缘一般不小于 2mm 。电路板的最佳形状为矩形。长宽比为 3:2 或 4:3 。电路板面尺寸大于 200 × 150mm 时,应考虑电路板所受的机械强度。 4 .电源和接地线处理的基本原则 由于电源、地线的考虑不周到而引起的干扰,会使产品的性能下降,对电源和地的布线采取一些措施降低电源和地线产生的噪声干扰,以保证产品的质量。方法有如下几种: ●
电源、地线之间加上去耦电容。单单一个电源层并不能降低噪声,因为,如果不考虑电流分配,所有系统都可以产生噪声并引起问题,这样额外的滤波是需要的。通常在电源输入的地方放置一个 1 ~ 10μF 的旁路电容,在每一个元器件的电源脚和地线脚之间放置一个 0.01 ~ 0.1μF 的电容。旁路电容起着滤波器的作用,放置在板上电源和地之间的大电容( 10μF )是为了滤除板上产生的低频噪声(如 50/60Hz 的工频噪声)。板上工作的元器件产生的噪声通常在 100MHz 或更高的频率范围内产生谐振,所以放置在每一个元器件的电源脚和地线脚之间的旁路电容一般较小(约 0.1μF )。最好是将电容放在板子的另一面,直接在组件的正下方,如果是表面贴片的电容则更好。 ●
尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线 > 电源线 > 信号线,通常信号线宽为: 0.2 ~ 0 .3mm ,最细宽度可达 0.05 ~ 0 .07mm ,电源线为 1.2 ~ 2 .5mm ,用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。做成多层板,电源,地线各占用一层。 ●
依据数字地与模拟地分开的原则。若线路板上既有数字逻辑电路和又有模拟线性是中,应使它们尽量分开。低频电路的地应尽量采用单点并联接地,实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地,地线应短而粗,高频组件周围尽量用栅格状大面积地箔,保证接地线构成死循环路。 5 .导线设计的基本原则 导线设计不能一概用一种模式,不同的地方以及不同的功能的线应该用不同的方式来布线。应该注意以下两点: ●
印制导线拐弯处一般取圆弧形,而直角或夹角在高频电路中会影响电气性能。此外,尽量避免使用大面积铜箔,否则,长时间受热时易发生铜箔膨胀和脱落现象。必须用大面积铜箔时,最好用栅格状,这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。 ● 焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径( D )一般不小于( d+1.2 ) mm ,其中 d 为引线孔径。对高密度的数字电路,焊盘最小直径可取( d+1.0 ) mm 。 6、MARK点直径1mm,定位孔直径3mm,工艺边宽8mm,MARK点周围4mm内不涂阻焊剂
1. 走线和孔边缘距外形线一般应大于1mail为好;在空间允许的情况下,内层线路和铜箔距外形线应≥20mil,外层线路和铜箔距外形线应≥15mil,最小线径为6mail;最小线间距为6mail,特殊板子可做到5mail 一般2-4层板线径和线间距要求在10mail以上2. 布局和走线时应注意定位孔(螺丝固定方式)周围留出足够大的空隙,空隙直径大于要用的螺丝帽直径,且在覆铜的时候此空隙范围内不覆铜3. 布局和走线首先应该考虑PCB的电气特性,其次再考虑其布局和走线的美观4. 布线时如果发现某个IC无接电或接地脚,要及时与电路设计人员沟通,是否原理图有误5. 孔径分类越少越好,孔径宜大不宜小,公差要求也是宜大不宜小;过孔最小内径为8-12mail,最小外径为16-20mail.直插件焊盘内外径公差大于24mail为好6. 字符线宽一般大于5mail;一般字符高度大于25mail,字符的尺寸能大则大,以保证字体清晰;字符与喷锡、镀金或镀铜的表面最小距离为≥0.15mm,以保证字符不上其表面;任何字符不允许覆盖焊盘7. 单元尺寸太小电路板外协制作必须拼板,一般板与板之间距离为10mail,异形板需要加筋或者邮票孔距离要大于2mm8. 放置与结构有紧密配合的固定位置的元器件,如电源插座、指示灯、开关、连接件之类,这些器件放置好后用软件的LOCK 功能将其锁定,使之以后不会被误移动9. 印制线路板的走线:印制导线的布设应尽可能的短,在高频回路中更应如此;印制导线的拐弯应成圆角或45度角,而直角或尖角在高频电路和布线密度高的情况下会影响电气性能;当两面板布线时,两面的导线宜相互垂直、斜交、或弯曲走线,避免相互平行,以减小寄生耦合;作为电路的输入及输出用的印制导线应尽量避免相邻平行,以免发生回授,在这些导线之间最好加接地线。10. 印制导线的屏蔽与接地:地线尽可能加粗,一般采取多点接地,印制导线的公共地线,应尽量布置在印制线路板的边缘部分。在印制线路板上应尽可能多地保留铜箔做地线,这样得到的屏蔽效果,比一长条地线要好,传输线特性和屏蔽作用将得到改善,另外起到了减小分布电容的作用。印制导线的公共地线最好形成环路或网状,这是因为当在同一块板上有许多集成电路,特别是有耗电多的元件时,由于图形上的限制产生了接地电位差,从而引起噪声容限的降低,当做成回路时,接地电位差减小。另外,接地和电源的图形尽可能要与数据的流动方向平行,这是抑制噪声能力增强的秘诀;多层印制线路板可采取其中若干层作屏蔽层,电源层、地线层均可视为屏蔽层,一般地线层和电源层设计在多层印制线路板的内层,信号线设计在内层和外层。11. 多层板分层顺序1.TOP Layer层为主信号层;2.地层;3.电源层;4.BOTTOM Laye次信号层或者1.TOP Larer层次信号层;2.电源层;3.地层;4.BOTTOM Laye主信号层为好
走线的方向控制:即相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向,以减少不必要的层间窜扰;当由于板结构限制(如某些背板)难以避免出现该情况,特别是信号速率较高时,应考虑用地平面隔离各布线层,用地信号线隔离各信号线。12.走线的开环检查:一般不允许出现一端浮空的布线(Dangling Line), 主要是为了避免产生"天线效应",减少不必要的干扰辐射和接受,否则可能带来不可预知的结果。 13.覆铜前要求把线安全间距调整至15mil再覆铜,以保证铜皮与焊盘,过孔的安全间距足够大14.带有内层分割的电路板,注意地或者电源网络过孔尽量不要打在分割线上和其边缘,否则容易造成断路;如果空间不允许,那也要在其它层用线将其引到附近相同网络12.器件去藕规则:A. 在印制版上增加必要的去藕电容,滤除电源上的干扰信号,使电源信号稳定。在多层板中,对去藕电容的位置一般要求不太高,但对双层板,去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性,有时甚至关系到设计的成败。B. 在双层板设计中,一般应该使电流先经过滤波电容滤波再供器件使用,同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响,一般来说,采用总线结构设计比较好,在设计时,还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响,必要时增加一些电源滤波环路,避免产生电位差。C. 在高速电路设计中,能否正确地使用去藕电容,关系到整个板的稳定性。13.孤立铜区控制规则:孤立铜区的出现,将带来一些不可预知的问题,因此将孤立铜区与别的信号相接,有助于改善信号质量
通常是将孤立铜区接地或删除。在实际的制作中,我们大多采用去除死铜的方式,或者在大面积空旷处用过孔将顶层和底层连接接地以增大覆铜面积,提高抗干扰能力,同时对防止印制板翘曲也有一定的作用。14.重叠电源与地线层规则:
不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰,特别是一些电压相差很大的电源之间,电源平面的重叠问题一定要设法避免,难以避免时可考虑中间 隔地层。
1.坚持正面横向走,反面纵向走的原则。2.把最主的线先连好,再管其他的,这里主要的线一般是指线都围绕那个器件布开,例如单片机 。3.制版参数:线宽 8mil, 线距 8mil, 过孔内径 0.4mm, 外径 0.8mm 。
DRC 规则英文对照
A : Violations Associated with Buses 有关总线电气错误的各类型(共 12 项)
bus indices out of range 总线分支索引超出范围Bus range syntax errors 总线范围的语法错误Illegal bus range values 非法的总线范围值Illegal bus definitions 定义的总线非法Mismatched bus label ordering 总线分支网络标号错误排序Mismatched bus/wire object on wire/bus 总线 / 导线错误的连接导线 / 总线Mismatched bus widths 总线宽度错误Mismatched bus section index ordering 总线范围值表达错误Mismatched electrical types on bus 总线上错误的电气类型Mismatched generics on bus(first index) 总线范围值的首位错误Mismatched generics on bus(second index) 总线范围值末位错误Mixed generics and numeric bus labeling 总线命名规则错误
B :Violations Associated Components 有关元件符号电气错误(共 20 项)
Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用Component Implementations with invalid pin mappings 元件管脚在应用中和 PCB 封装中 的焊盘不符Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失Component contaning duplicate sub-parts 元件中出现了重复的子部分Component with duplicate Implementations 元件被重复使用Component with duplicate pins 元件中有重复的管脚Duplicate component models 一个元件被定义多种重复模型Duplicate part designators 元件中出现标示号重复的部分Errors in component model parameters 元件模型中出现错误的的参数Extra pin found in component display mode 多余的管脚在元件上显示Mismatched hidden pin component 元件隐藏管脚的连接不匹配Mismatched pin visibility 管脚的可视性不匹配Missing component model parameters 元件模型参数丢失Missing component models 元件模型丢失Missing component models in model files 元件模型不能在模型文件中找到Missing pin found in component display mode 不见的管脚在元件上显示Models found in different model locations 元件模型在未知的路径中找到Sheet symbol with duplicate entries 方框电路图中出现重复的端口Un-designated parts requiring annotation 未标记的部分需要自动标号Unused sub-part in component 元件中某个部分未使用
C : violations associated with document 相关的文档电气错误(共 10 项)
conflicting constraints 约束不一致的duplicate sheet symbol name 层次原理图中使用了重复的方框电路图duplicate sheet numbers 重复的原理图图纸序号missing child sheet for sheet symbol 方框图没有对应的子电路图missing configuration target 缺少配置对象missing sub-project sheet for component 元件丢失子项目multiple configuration targets 无效的配置对象multiple top-level document 无效的顶层文件port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有
D : violations associated with nets 有关网络电气错误(共 19 项)
adding hidden net to sheet 原理图中出现隐藏网络adding items from hidden net to net 在隐藏网络中添加对象到已有网络中auto-assigned ports to device pins 自动分配端口到设备引脚duplicate nets 原理图中出现重名的网络floating net labels 原理图中有悬空的网络标签global power-objects scope changes 全局的电源符号错误net parameters with no name 网络属性中缺少名称net parameters with no value 网络属性中缺少赋值nets containing floating input pins 网络包括悬空的输入引脚nets with multiple names 同一个网络被附加多个网络名nets with no driving source 网络中没有驱动nets with only one pin 网络只连接一个引脚nets with possible connection problems 网络可能有连接上的错误signals with multiple drivers 重复的驱动信号sheets containing duplicate ports 原理图中包含重复的端口signals with load 信号无负载signals with drivers 信号无驱动unconnected objects in net 网络中的元件出现未连接对象unconnected wires 原理图中有没连接的导线
E : Violations associated with others 有关原理图的各种类型的错误 (3 项 )
No Error 无错误Object not completely within sheet boundaries 原理图中的对象超出了图纸边框Off-grid object 原理图中的对象不在格点位置F : Violations associated with parameters 有关参数错误的各种类型same parameter containing different types 相同的参数出现在不同的模型中same parameter containing different values 相同的参数出现了不同的取值
A : Differences associated with components 原理图和 PCB 上有关的不同 ( 共 16 项 )
Changed channel class name 通道类名称变化Changed component class name 元件类名称变化Changed net class name 网络类名称变化Changed room definitions 区域定义的变化Changed Rule 设计规则的变化Channel classes with extra members 通道类出现了多余的成员Component classes with extra members 元件类出现了多余的成员Difference component 元件出现不同的描述Different designators 元件标示的改变Different library references 出现不同的元件参考库Different types 出现不同的标准Different footprints 元件封装的改变Extra channel classes 多余的通道类Extra component classes 多余的元件类Extra component 多余的元件Extra room definitions 多余的区域定义
B : Differences associated with nets 原理图和 PCB 上有关网络不同(共 6 项)
Changed net name 网络名称出现改变Extra net classes 出现多余的网络类Extra nets 出现多余的网络Extra pins in nets 网络中出现多余的管脚Extra rules 网络中出现多余的设计规则Net class with Extra members 网络中出现多余的成员
C : Differences associated with parameters 原理图和 PCB 上有关的参数不同(共 3 项)
Changed parameter types 改变参数类型Changed parameter value 改变参数的取值Object with extra parameter 对象出现多余的参数
( 1 )【 Bus indices out of range 】:总线分支索引超出范围。总线和总线分支线共同完成电气连接,每个总线分支线都有自己的索引,当分支线索引超出了总线的索引范围时,将 违反该规则。( 2 )【 Bus range syntax errors 】:总线范围的语法错误。总线的命名通常是由系统缺省 设置的,但用户也可以自己命名总线,当用户的命名违反总线的命名规则时,将违反该规则。( 3 )【 Illegal bus definition 】:非法的总线定义。例如,总线与导线相连时,将违反该 规则。( 4 )【 Illegal bus range values 】:非法的总线范围值。总线的范围及总线分支线的数目,当两者不相等时,将违反该规则。( 5 )【 Mismatched bus label ordering 】:总线分支线的网络标号的错误排列。通常总线分支线是按升序或降序排列,不符合此条件时将违反该规则。( 6 )【 Mismatched bus widths 】:总线宽度的不匹配。( 7 )【 Mismatched Bus-Section index ordering 】:总线索引的错误排序。( 8 )【 Mismatched Bus/Wire object in Wire/Bus 】:导线与总线间的不匹配。( 9 )【 Mismatched electrical types on bus 】:总线上电气类型的错误。( 10 )【 Mismatched Generics on bus(First Index) 】:总线范围值的首位错误。总线首位英语总线分支线的首位对应,如果不满足,将违反该规则。( 11 )【 Mismatched Generics on bus(Second Index) 】:总线范围值的末位错误。( 12 )【 Mixed generic and numeric bus labeling 】:总线网络标号的错误。采用了数字和 符号的混合编号。
( 1 )【 Component Implementation with duplicate pins usage 】:原理图中元件的管脚被重 复使用了。( 2 )【 Component Implementation with invalid pin mappings 】:出现了非法的元件管脚封装。元件的管脚应与管脚的封装一一对应,不匹配时将违反该规则。( 3 )【 Component Implementation with missing pins in sequence 】:元件管脚序号丢失。 元件管脚的命名出现不连贯的序号,将违反该规则。( 4 )【 Component containing duplicate sub-parts 】:元件中包含了重复的子元件。( 5 )【 Component with duplicate Implementations 】:在一个原理图中元件被重复使用了,该错误通常出现在层次原理图的设计中。( 6 )【 Component with duplicate pins 】:元件中出现了重复的管脚( 7 )【 Duplicate Component Models 】:一个元件被定义多种重复模型。( 8 )【 Duplicate Part Designator 】:存在重复的元件标号。( 9 )【 Errors in Component Model Parameters 】 : 元件模型中出现参数错误。( 10 )【 Extra pin found in component display mode 】:元件显示模型中出现多余的管脚。( 11 )【 Mismatched hidden pin connections 】:隐藏管脚的电气连接错误。( 12 )【 Mismatched pin visibility 】:管脚的显示与用户的设置不匹配。( 13 )【 Missing Component Model Parameters 】:元件模型参数丢失。( 14 )【 Missing Component Models 】:元件模型丢失。( 15 )【 Missing Component Models in Model Files 】:元件模型在模型文件中找不到。( 16 )【 Missing pin found in component display mode 】:元件的显示中缺少某一管脚。( 17 )【 Models Found in Different Model Locations 】:元件模型在另一路径而不是在指 定路径中找到。( 18 )【 Sheet Symbol with duplicate entries 】:方块电路图中出现了重复的端口。为防止该规则被违反,建议用户在进行层次原理图的设计时,在单张原理图上采用网络标号的形 式建立电气连接,而不同的原理图间采用端口建立电气连接。( 19 )【 Un-Designated parts requiring annotation 】:未被标号的元件需要自动标号。( 20 )【 Unused sub-part in component 】:集成元件的某一部分在原理图中未被使用。通常对未被使用的部分采用管脚悬空的方法,即不进行任何的电气连接。
( 1 )【 Conflicting Constraints 】:互相矛盾的制约属性。( 2 )【 Duplicate sheet numbers 】:重复的图纸编号。( 3 )【 Duplicate sheet Symbol names 】:层次原理图中出现了重复的方块电路图。( 4 )【 Missing child sheet for sheet symbol 】:方块电路图中缺少对应的子原理图。( 5 )【 Missing Configuration Target 】:缺少任务配置。( 6 )【 Missing sub-Project sheet for component 】:元件丢失子项