专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
电路设计
orCAD画层次原理图使用port连接导致PCB中丢失原始NET名
2019-07-14 10:55
发布
生成海报
站内文章
/
电路设计
10115
0
1243
使用orCAD绘制层次原理图,导入allegro中后会发现层次图中各个模块之间的连线NET名都变为了
N+数字
的一串字符,而不是原理图中本来的NET名,造成差分对、等长等规则设置时无法确定NET;不知道是不是orCAD不支持顶层原理图自动识别NET名,还是PORT画的层次原理图就是这样?所以以后还是老老实实用off page吧; 解决办法:在顶层图中各个模块之间连线上添加相应的NET。
Ta的文章
更多
>>
orCAD画层次原理图使用port连接导致PCB中丢失原始NET名
0 个评论
嵌入式Linux的移植的理论问题
0 个评论
热门文章
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮