ch2 电路板设计

2.0去耦 和旁路 2.01旁路和去耦的区别： 旁路电容是把输入信号中的干扰作为滤除对象，而去耦电容是把输出信号的干扰作为滤除对象（供电也有去耦），防止干扰信号返回电源。这应该是他们的本质区别。去耦电容相当于电池，避免由于电流的突变而使电压下降，相当于滤纹波。具体容值可以根据电流的大小、期望的纹波大小、作用时间的大小来计算。去耦电容一般都很大，对更高频率的噪声，基本无效。旁路电容就是针对高频来的，也就是利用了电容的频率阻抗特性。只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提高一条低阻抗泄防途径。高频旁路电容一般比较小，根据谐振频率一般是0.1u，0.01u等 ，而去耦合电容一般比较大，是10u或者更大，依据电路中分布参数，以及驱动电流的变化大小来确定。 旁路电容（by pass）是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除。 旁路电容一般是接在信号端对地的，有抗干扰或降低噪声作用； 旁路：从元件或电缆中转移出不想要的共模RF能量。这主要是通过产生AC旁路消除无意的能量进入敏感的部分，另外还可以提供基带滤波功能（带宽受限）。  旁路电容的主要功能是产生一个交流分路，从而消去进入易感区的那些不需要的能量。旁路电容一般作为高频旁路器件来减小对电源模块的瞬态电流需求。 通常铝电解电容和钽电容比较适合作旁路电容，其电容值取决于PCB板上的瞬态电流需求，一般在10至470µF范围内。 去耦电容   1、蓄能，减少瞬间的噪声电压；2、旁路高频噪声   电容通常较大 去耦电容（decoupling）也称退耦电容，是把输出信号的干扰作为滤除对象。去耦电容在集成电路电源和地之间的有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声(c对高频阻力小，将之泻至GND)。 数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压，会影响前级的正常工作。这就是耦合。对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。 去耦电容的配置 去耦电容的选用并不严格，可按照C=1/f选用，其中f为电路频率，即滤除10MHZ的频率可选用0.1uf。   2.1、电路板叠层：copper -铜   PCB叠层原则： 1、尽量减小电源平面与地平面之间的距离。电源平面和地平面都有阻抗，电源平面的阻抗更高，为降低电源平面的阻抗，从而减小辐射出去的电磁波的幅值，尽量将地平面与电源平面相邻排布且靠近，利用耦合电容降低电源平面阻抗。 2、多电源层时，尽量增大电源平面之间的间距。 3、尽量避免两个走线层直接相邻。如无法避免，两层垂直走线。 4、采用偶数层。工艺问题 5、尽量使所有信号层和地层相邻。  电源层和地层均有屏蔽效果，但地平面平面效果远优于电源层。 6、高速、高频、时钟信号等关键信号最好放在有邻近地层的内层。   四层板的叠层方案：  S1  G   P    S2     最优布线层S1  （邻近地层）  六层板叠层方案：  S1  G1  S2  P  G2   S3    最优化布线层 S2        两个地层  一个电源层  三个信号层   2.2、布局：        按照功能、频率和信号等进行电路板的布局，进行功能区的划分，尽量减少布线长度尤其是高速信号线的长度 1、分电源、IO、模拟电路部分    高速电路部分  2.2.1分割地： 根据电路上的实际情况进行地的分割:如大电压与小电压   数字信号和模拟信号   高速和低速信号  大电流和小电流   分别设置地线 不同地之间通过单点连接起来;——————通常是PCB走线、0R电阻等 2.2.2关于覆铜 为了对PCB板内层信号进行有效的屏蔽，并有利于PCB制版的压合工艺：————在PCB板表面大面积覆铜 。   注意避免死铜   可对铜皮进行的角进行45°或圆角处理减小天线效应。 关于死铜：1、死铜是一个铜箔的孤岛，会形成天线效应，放大周围的电磁辐射                   2、可以删除面积小的死铜区域，也可对面积加大的死铜通过充分的加过孔，使之与GND建立良好的连接。（对于低频电路，可选择直接去除死铜）  布板时在表明覆铜与参考地之间添加大量过孔的原因： 1、使信号返回路径最短，从而减小回路面积；  2、使表层铜箔与参考地之间建立更良好的连接，避免天线效应；  3、在板子边缘或功能模块边缘，以1/10波长放置地过孔，形成法拉第电磁屏蔽笼，可有效的降低PCB对外的辐射和被辐射干扰；         4、避免工艺上铜箔翘起    5、出于静电防护ESD的需要，增加泄放入地的路径。 当PCB中有多个地平面层时，应该在板上用较多分散的过孔将地平面连接起来，特别在信号集中换层的地方，以便为换层信号提供较短回路和降低辐射。 20H：为减小电路板边缘辐射，多层PCB设计时的电源层相对地层会内缩一定的距离，如果电源层和对映的地层之间的板材厚度是H，那么电源层相对于底层内缩的距离要求为20H。设计符合20H，电路板边界辐射电磁能量的70%将被限制在板内。 2.3、布线： 尽量做到走线长度最短、尤其是高速信号线，以减小信号回路面积。 2.3.1信号回路面积 布局布线时应使所有信号回路面积（特别是高频信号和敏感信号回路面积）尽可能小。 信号回路面积是：  信号从走线上流过，回流信号在走线的下方参考层中流过，那么该信号所走的回路就是，信号源----走线----信号接收端----参考层----参考层中走线下方的走线----信号源下方----信号源。          回路面积就是闭合走线长度乘以走线到参考层高度。回路面积由信号的走线、信号返回信号源的路径（最短路径）、以及走线层到参考层高度决定。 2.2.2布线位置 关键信号线（尤其时钟线），优先考虑内层布线；优先选择无相邻布线层或有相邻布线层，但在其对应区域内无走线的层；关键信号布线的确保不跨过平面分割区。 不管是低速信号还是高速信号，都不应跨分割走线，其会增加不可预知的信号回路面积。 低速信号的回路会沿着电阻最低路径流动，跨分割平面走线，会导致信号回路绕很大一圈，增加信号回路面积； 高速信号，回路上电感影响会大于电阻，信号会沿阻抗最低路径流动，跨分割平面走线，增加信号回路面积，增加了环路电感，输出波形容易振荡。 如果跨分割走线不可避免，应该进行桥接，在信号的路径方向，将地平面连接起来，以构成一个可固定的信号回路。 2.2.3布线 方式 45°  圆弧布线   更多的设计细节见后述PDF 2.2.4  微带线和带状线 带状线：走在内层(stripline/double stripline),埋在PCB内部的带状走线，如下图所示 蓝 {MOD}部分是导体，绿 {MOD}部分是PCB的绝缘电介质，stripline是嵌在两层导体之间的带状导线。 因为stripline是嵌在两层导体之间，所以它的电场分布都在两个包它的导体（平面）之间，不会辐射出去能量，也不会受到外部的辐射干扰。但是由于它的周围全是电介质（介电常数比1大），所以信号在stripline 中的传输速度比在microstrip line中慢！      微带线：是走在表面层(microstrip),附在PCB表面的带状走线，如上图所示 由于microstrip line（微带线）的一面裸露在空气里面（可以向周围形成辐射或受到周围的辐射干扰），而另一面附在PCB的绝缘电介质上，所以它形成的电场一部分分布在空中，另一部分分布在PCB的绝缘介质中。但是microstrip line中的信号传输速度要比stripline中的信号传输速度快，这是其突出的优点 特别地： 时钟电路    易受到干扰，同时对外的辐射也较大  布线时应特别注意： 1、尽量减少时钟线的长度，若时钟走线无法缩短则应在时钟线两侧加屏蔽地线； 2、时钟电路应远离其它无关电路，尽量减少其对外的干扰。可以优先考虑对其进行内层走线。