class="markdown_views prism-atom-one-light"> 好久没有用AD了，感觉自己都手生了，一直想写一篇关于布局布线的，但自己总是总结不出来想要的东西（看来是自己的能力太低了），最近在凡亿PCB的公众号中看见了有一个PCB布局布线技巧100问，个人觉得是比较全面了，所以我没事的时候就把他总结了一下（这算是表明出处了吧）。 1、在PCB布局布线之前需要对整个板卡中元器件的布局进行设置。布局的时候主要是靠自己的想象（个人觉得这体现了一个人对原理图的理解和其画板的能力）。当然这其中也是有一定的规律的，我这里给大家说点自己的经验吧。在布局之前要先确定板子的形状和大小，这关乎制作的成本和现实中的实际使用。画好板子形状之后，主控芯片放在板卡的中心位置，当然这不是必须的，根据原理图和实际使用的情况在制定。外接顶针要放置在板卡的边缘位置。电源放置在板卡的开阔地带，便于散热。实时存储芯片放置在主芯片的周围便于存储。（这是我的一些个人经验当然只是一部分，有错误和想补充的可以在评论。
2、在板子上布置去耦电容，需要在合适的位置布置合适的电容。例：在模拟器件的供电端口就近添加，并且需要用不同的电容值去滤除不同频率的杂散信号。
3、叠层设计，对于制作时具体使用2层板，4层板，6层板还是…。这是没有具体要求的，采用多层板首先可以提供完整的地平面，另外可以提供更多的信号层，方便走线。所以叠层的时候根据自己的实际情况决定就行。
4、多层板布局时，因为电源和地层在内层，要注意不要有悬浮的地平面或电源平面，另外要确保打到地上的过孔确实连到了地平面上，最后是要为一些重要的信号加一些测试点，方便调试的时候进行测量。
5、在布线的时候可以模块化布线。将所有元器件分成几组分别进行布线。当然在布线之前需要对信号线做阻抗仿真计算出线宽和线和地的距离。电源线需要根据电流的大小决定线宽地在混合信号PCB时候一般不用“线”了，而是用整个平面，这样才能保证回路电阻最小，并且信号线下面有一个完整的平面。
6、线宽和与之匹配的过孔大小比例关系很难说有一个简单的比例关系，因为这两个的模拟不一样。一个是面传输一个是环状传输。对这种比例关系可以在网上找一个过孔的阻抗计算软件，然后保持过孔的阻抗和传输线的阻抗一致就行。
7、如果板卡中有多个AD转换芯片，要尽量将几个ADC放在一起模拟地数字地在ADC下方单点连接。
8、一个好的 PCB 设计，需要做到自身尽量少的向外发射电磁辐射，还要防止外来的电磁辐射对自身的干扰。最好的方法是屏蔽，阻止外部干扰进入。电路上，比如有 INA 时，需要在 INA 前加
RFI滤波器滤除 RF 干扰。
9、对于电路板的铺铜设置，如果内部有完整的地平面和电源平面，则顶层和底层可以不敷铜。
10、有些器件的引脚较细，有些人会担心 PCB 板上走线较粗，连接后会不会造成阻抗不匹配的问题？这要看是什么器件．而且器件的阻抗一般在数据手册上给出，一般和引脚粗细关系不大
11、差分线可以通过走蛇形线来解决等长的问题，现在大多数的 PCB 软件都可以自动走等长线，很方便
12、在设计 PCB 时，好的 EMI/EMC 设计必须一开始布局时就要考虑到器件的位置, PCB 叠层的安排，重要联机的走法， 器件的选择等。例如时钟产生器的位置尽量不要靠近对外的连接器，高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射，器件所推的信号之斜率(slew rate)尽量小以减低高频成分，选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。另外，注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗 loop impedance尽量小)以减少辐射， 还可以用分割地层的方式以控制高频噪声的范围，最后，适当的选择PCB 与外壳的接地点(chassis ground)。
13、蛇形走线，因为应用场合不同而具不同的作用：
如果蛇形走线在计算机板中出现，其主要起到一个滤波电感和阻抗匹配的作用，提高电路的抗干扰能力。计算机主机板中的蛇形走线，主要用在一些时钟信号中，如PCI-Clk,AGPCIK,IDE,DIMM 等信号线。
若在一般普通 PCB板中，除了具有滤波电感的作用外，还可作为收音机天线的电感线圈等等。如 2.4G 的对讲机中就用作电感。
对一些信号布线长度要求必须严格等长，高速数字 PCB 板的等线长是为了使各信号的延迟差保持在一个范围内，保证系统在同一周期内读取的数据的有效性（延迟差超过一个时钟周期时会错读下一周期的数据）。如INTELHUB 架构中的 HUBLink，一共 13 根，使用 233MHz 的频率，要求必须严格等长，以消除时滞造成的隐患，绕线是惟一的解决办法。一般要求延迟差不超过 1/4 时钟周期，单位长度的线延迟差也是固定的，延迟跟线宽、线长、铜厚、板层结构有关，但线过长会增大分布电容和分布电感，使信号质量有所下降。所以时钟 IC 引脚一般都接;” 端接，但蛇形走线并非起电感的作用。相反地，电感会使信号中的上升沿中的高次谐波相移，造成信号质量恶化，所以要求蛇形线间距最少是线宽的两倍。信号的上升时间越小，就越易受分布电容和分布电感的影响。
蛇形走线在某些特殊的电路中起到一个分布参数的 LC 滤波器的作用。
14、采用盲孔或埋孔是提高多层板密度、减少层数和板面尺寸的有效方法，并大大减少了镀覆通孔的数量。但相比较而言，通孔在工艺上好实现，成本较低，所以一般设计中都使用通孔。
15、高频信号布线时要注意：
信号线的阻抗匹配；
与其他信号线的空间隔离；
对于数字高频信号，差分线效果会更好；
16、在布板时，过孔的多少问题，对于低频信号，过孔不要紧，高频信号尽量减少过孔。如果线多可以考虑多层板；
17、如何避免布线时引入的噪声？数字地与模拟地要单点接地，否则数字地回流会流过模拟地对模拟电路造成干扰。
18、PCB 为了预防 PWM 等突变信号对模拟信号(如运放)产生的干扰，要从运放的几个接口入手，输入端要防止空间耦合干扰和 PCB 串扰（布局改善）；电源需要不同容值去耦电容。测试可以用示波器的探头测试上面说的位置，判断出干扰从何而来。PWM 信号如果是通过低通滤波变成直流控制电压的话，可以考虑就进做滤波，或者并联对地一个小电容，让 PWM 的波形变圆，减少高频分量
19、对 PCB 走线的熔断电流如何考虑?参考0.15×线宽(mm)=A，这时最大电流。设计时候不能用熔断电流做预算。这样就是铜线的截面积。
总结一下，一个好的板子的标准是布局合理、功率线功率冗余度足够、高频阻抗匹配、低频走线简洁。 以上是我看过的一部分总结，个人能力有限。有不对的欠缺的欢迎大家一起讨论。