今天碰到一个诡异的问题，在给ARM芯片TM4C129ENCPDT布线时，相邻管脚布线可以出现短路现象，且与该芯片所连接的信号线布好后都不能编辑拖拽。 开始以为是pcb布线规则里的ShortCircuit选项勾上了，允许短路电流。后来发现不是这原因。因为其他器件布线时不存在允许短路现象，且其他器件的信号线可以编辑拖拽。所以问题应该出在该ARM芯片上，而已系统编辑环境无关。         后来想到该ARM芯片是PQFP128管脚封装。与其他器件相比较，管脚最多，管脚间距最密集。管脚间距0.4mm，间距太小，而我设置系统Clearance间距0.2.03mm也就是8mil；也就是说只要从该arm芯片的管脚布线出来就违反了Clearance规则。所以我尝试将Clearance间距缩小一半为0.1016mm，问题就解决了，没有出现允许短路电流了。但这同样存在一个问题，整个pcb的Clearance间距太小了，这对工艺要求太高了，成本也上去了，一般厂家也达不到这种工艺。解决办法是设置一个room区域，包含该arm芯片，单独设置该区域的布线、Clearance间距规则。至此，问题得到较好的解决。        思考：现在大多cpu主芯片封装都越来越小，管脚越来越多，间距越来越小，如BGA、PQFP等，此类芯片一般都要特地设置一个room区域来单独设置pcb规则。以区别板子其他部分的规则。