现在的FPGA、ARM、DSP等芯片电源都分好几个电压，内核电压(VCCINT通常90nm工艺为1.2V，130nm工艺为1.8V)、辅助电源(VCCAUX)和IO电压(VCCO)，所以在多层板就需要分割电源层。还有就是AD和DA电路，模拟地和数字地也需要隔离，多层板的底层需要把模拟地和数字地分隔开。
下面以6层板地层分割为例，说明Allegro层分割的步骤：
1.选择菜单栏 Add—Line(当然Add菜单下面的Circle、Rectangle都行，只要能画封闭区域就行)
 


 
1.      Options选项框的选择如下:其中
?        Active Class选择Anti Etch，隔离层，由于是要画隔离线，所以要选隔离层；
?        Subclass   选择GND/VCC，也就是选择所要分割的平面，多层板通常是对电源层和地层进行分割；
?        Line lock    选择默认的就可以，就是走线的时候，拐角走45°；还可以选择Arc有弧度的拐角；
?        Line width   填写20，这样的话隔离线的线宽就为20mil。
 


 
2.      在层中绘出想要隔离分割的区域
 
 

 
4.选择菜单栏Edit——Split Plane——Create
 


 
5.选出所要分割的层(也就是刚才在Anti Etch画线那层)，选择Dynamic动态覆铜，这样的话会自动避让过孔走线什么的。
 


 
6. 选择相应的Net，直到最后一块区域完成。
 


 

      下面是对Xilinx FPGA Spartan 3E XC3S500E FT256的BGA封装芯片的电源层的分割。
 


 
参考资料：
1）Allegro中电源层分割的步骤-电子开发网
http://www.dzkf.cn/html/PCBjishu/2008/0903/3332.html  
2）想问问过来人都是怎么应对跨分割走线问题的！[中国PCB论坛网]
http://www.pcbbbs.com/dispbbs.asp?boardID=4&ID=182070&page=12