Allegro教学:关于dangling connection的解释

在PCB布线之后需要通过allegro提供的Reports功能检查问题,并提供报告,其中一项重要的检查是名为dangling lines, vias and antenna的检查,他可以帮你检查出当前绘制中有没有悬空多余的线和过孔。  新人可能会对dangling lines, vias和 a...

导出文件csv格式

public class JsonToExcel { // 服务器文件路径 public static String saveUrl ="D:\hnqp\GMManager\excal\"; /** * 导出玩家基本信息 * @param data * @param name */ public static void ...

LDO电源电路设计

        我们常用的电源类型有LDO和DCDC两种。DCDC包含buck,boost,buckboost,隔离,非隔离等拓扑,再加上PWM,PFM,同步整流,软开关,磁芯复位等多种关键技术,可以创造出n种DCDC电源设计方案。LDO相对比较简单,可以分为NPN稳压器,...

我的焊接监控系统web开发之路(一)

一.焊接监控系统web1.1 功能概览决定将现有的监控与质量分析系统web端做成如下架构,其中包括了系统概览,设备管理,工作站实时监控,故障诊断,历史查询以及报表分析等功能。为突出实时监控功能这一重点,没有将更高层级的人员,库存,物流...

DDR3 LAYOUT RULES

DDR3的设计有着严格等长要求,归结起来分为两类(以64位的DDR3为例): 数据 (DQ,DQS,DQM):组内等长,误差控制在20MIL以内,组间不需要考虑等长;地址、控制、时钟信号:地址、控制信号以时钟作参考,误差控制在100MIL以内,Address、Con...

隐藏电源和地网络飞线

1、Edit>>Properties, Find栏的Find By Name选择Net, 然后点击More2、如下图

基于Cadence_Allegro的高速PCB设计信号完整性分析与仿真

原文地址::http://www.21ic.com/app/power/201106/86955.htm   摘要:信号完整性问题已成为当今高速PCB设计的一大挑战,传统的设计方法无法实现较高的一次设计成功率,急需基于EDA软件进行SI仿真辅助设计的方法以解决此问题。在此主要研究...

Allegro 铺铜焊盘完全连接设置

在Allegro中铺铜默认是十字连接的,当然也可以设置完全连接,设置如下:Shape----->Global Dynimic Shape Paramerters     

内存映射机制(mmap)

class="markdown_views prism-tomorrow-night"> 当CPU读取数据时,是由内存管理单元(MMU)管理的。MMU位于CPU与物理内存之间,它包含从虚地址向物理内存地址转化的映射信息。当CPU引用一个内存位置时,MMU决定哪些页需要驻留(通常...

Ubuntu系统下基本配置Edison

Ubuntu下使用screen连接Edison 检查Ubuntu下是否安装screen 输入:screen -v 如果未显示版本号 输入:sudo apt-get install screen 检查串口是否存在 Ubutun连接Edison 输入:sudo screen /dev/ttyUSB0 115200 按下Enter回车将...

先来先服务(FCFS)算法

快期末了在复习操作系统,顺便把实验课上写的算法重新写一遍 先来先服务算法非常简单,当作业来了,先来先运行,后来的按到达时间的先后排在就绪队列上,每次取队首元素运行。 实验环境是WIN7 64位+Visual Studio 2015 //main.cpp #in...

TCP的核心算法在lwip中的实现

      lwip是瑞士计算机科学院的一个开源的TCP/IP协议栈实现.   LwIP是Light Weight (轻型)IP协议,有无操作系统的支持都可以运行。LwIP实现的重点是在保持TCP协议主要功能的基础上减少对RAM 的占用,一般它只需要几百字节的RAM和40...

AD2013和KiCad5导入DXF效果对比

环境: Windows 7,Altium Designer 2013和KiCad 5.0.2,AutoCAD 2007。 目标: AD2013和KiCad这两款都是我经常用的PCB设计软件。我需要把特定形状的图形导入到PCB设计软件中。 目前有两个文件,1个是Sense2Go开发板的gerber文件,另外...

AD 中如何设置规则,让顶层直插件后的底层贴片器件不报错

封装重叠Design---rules---找到placement---component clearance 设置为0mil  0 mil

Silkscreen over Component Pads Constraint 错误解决方案

今天用Altium Dedigner Winter 09 画pcb板子,将元器件导入之后,所有元器件出现绿 {MOD}警告,在我没有设定任何规则之前。进入ToolsDesign Rules Check 发现错误提示: Silkscreen over Component Pads Constraint. 在网上...

发布经验,赚取财富值,与更多的电子工程师一起成长!

写文章

热门文章

一周热门问题