FPGA - 平头弟

7回答

8638浏览

求周立功smartEDA光盘资料，就是EDA实验与实践的配套资料

白丁 2019-03-25 08:00

3回答

3361浏览

32位的系统能不能装64位的quartus

杨柳青年 2019-03-25 08:00

9回答

12182浏览

有一个quartus IP核的问题来询问一下大神。

草原狼10 2019-03-25 08:00

3回答

7258浏览

布局布线之后某些模块并没有占资源问题

zhenpeng25 2019-03-25 08:00

1回答

14622浏览

关于PLL被优化的问题

zhenpeng25 2019-03-25 08:00

5回答

7060浏览

烧程序时不管烧什么程序都是只能点亮一个灯

天道酬勤_宛 2019-03-25 08:00

3回答

7656浏览

这个简单电路逻辑怎么用HDL描述？

面纱如雾 2019-03-25 08:00

2回答

2894浏览

modelsim仿真无波形，求解答

gongdragon 2019-03-25 08:00

9回答

13626浏览

FPGA信号恢复

3008202060 2019-03-25 08:00

1回答

3765浏览

求助！！基于verilog描述的计数器在行为仿真时没有输出信号？？

314613767 2019-03-25 08:00

1回答

6029浏览

modelsim仿真不符合逻辑

sphshine 2019-03-25 07:59

1回答

11777浏览

求助，Xilinx 如何抑制类似altera 带有taps的ram 移位register

koanzhongxue 2019-03-25 07:59

0回答

5988浏览

fpga中怎么实现对脉冲信号的整形

jasonshows 2019-03-25 07:59

1回答

2012浏览

FPGA课程设计中的一个小问题，大家帮忙看一下。。。

panxiao 2019-03-25 07:59

2回答

6630浏览

综合时为何总提示Input XXX is unused呢？

pinggougou 2019-03-25 07:59

首页上一页 537 538 539 540 541 542 543 544 下一页最后一页

一周热门问题

热门标签

热门文章