FPGA - 平头弟

10回答

10962浏览

win7 32位旗舰版安装Quartus II13.0时安到最后老是出错，请问有谁知道什么原因吗

shen19891209 2019-03-25 07:31

3回答

14163浏览

5V晶振能串电阻给3.3V CPLD使用吗

tcxz111 2019-03-25 07:31

3回答

7365浏览

HDLC接收课题设计求助

通过考试 2019-03-25 07:31

1回答

2021浏览

如何看具体有哪些实例原件？--初学者

puff8294 2019-03-25 07:31

4回答

12647浏览

请问黑金的fpga开发板怎么和ds18b20连接

13201210658 2019-03-25 07:31

2回答

14134浏览

如何将我下面的代码，加进去一个按键的电平触发（CPM），让时钟开始计数

XXXXTTTT 2019-03-25 07:31

1回答

9962浏览

哪位大神，有没有verilog的写数字时钟的例程？能共享一下吗？或者代码也行

XXXXTTTT 2019-03-25 07:31

2回答

3702浏览

FPGA电路问题

zhihu20151126 2019-03-25 07:30

16回答

3720浏览

MAX V系列CPLD支持PLL么

kimi170 2019-03-25 07:30

2回答

6426浏览

关于数字滤波器的设计

dengqiang1 2019-03-25 07:30

6回答

6933浏览

USB2.0高速收发器 ULPI接口实现

xiha 2019-03-25 07:30

4回答

6497浏览

状态机跳转错误

amabag 2019-03-25 07:30

1回答

7392浏览

请问是否有人用FPGA截获过docsis set-top gateway里的点播信号？

talpha2002 2019-03-25 07:30

1回答

2118浏览

FPGA配置AD9954

shenuestc 2019-03-25 07:30

5回答

5092浏览

XILINX的XC2C64A VQG44中GCK是干吗的

jplzl10000 2019-03-25 07:30

首页上一页 558 559 560 561 562 563 564 565 下一页最后一页

一周热门问题

热门标签

热门文章