0

谈谈PCB布线中的蛇形走线（转）

• weixin_33860147 发布于 电路设计
• 1507 收藏

标签： PCB  蛇形走线   谈谈PCB布线中的蛇形走线（转）             转帖： 电子开发论坛       PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿同一组相关信号线中延...

0

lwip tcp_output源码解析

• saa1653 发布于 电路设计
• 1466 收藏

原型： err_t tcp_output(struct tcp_pcb *pcb) 说明： 找到能发送的数据-->发送 函数可能将某个连接的pcb控制块 字段unsent队列上的报文段发送出去，或者只发送一个ACK报文段。 流程： 如果调用该函数时，pcb的flags字段 TF_ACK_NOW标志置...

0

PCB阻抗控制

• wmzjzwlzs 发布于 电路设计
• 1341 收藏

CB阻抗控制 已有 62 次阅读2012-12-2 10:30 |个人分类:阻抗控制| PCB, 阻抗 一、双层板阻抗控制总厚度：0.4mm 总厚度：0.4mm。 差分线宽7.5mil，间距6mil，阻抗值100欧姆。总厚度：0.8～0.9mm 总厚度：35.3*0.0254＝0.8~0.9mm。 单...

0

PCB四层板

• zhanghuaihe01 发布于 电路设计
• 1146 收藏

 PCB四层板 http://blog.21ic.com/user1/6960/archives/2011/83332.html 四层板2011-4-16 13:55:00 多层板的层设置当初困扰了我好几天，就是没搞懂plane和layer的区别。看别人的多层板也没看懂，以为多层板的中间的地平面和电源平面也是应...

0

PCB Layout Procedure

• mzb2012 发布于 电路设计
• 1762 收藏

1. 设定rule: 最小线宽、最小线距等 2. 制作器件封装 3. layout

0

PCB的阻抗控制

• ewe 发布于 电路设计
• 1055 收藏

多层板的结构： 　　通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的，芯板是一种硬质的、有特定厚度的、两面包铜的板材，是构成印制板的基础材料。而半固化片构成所谓的浸润层，起到粘合芯板的作用，虽然也有一定的初始厚度...

0

PCB布线规则（二）

• highfly591 发布于 电路设计
• 1471 收藏

PCB布线规则（二） 一、元件布局基本规则1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开；2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，...

0

PCB布线点滴

• werfzhouGo 发布于 电路设计
• 1800 收藏

10度走线 避免玻纤板纹理影响到差分线的阻抗 由于PCB板材介质上的纹理（编制袋状），这些纹理是由于PCB板基厚度不一造成的，因为PCB板上的微带线的特性阻抗和线宽和板基厚度及材料有关（50Ohm 在1.5mm厚的RF4板基上线宽大概3mm宽）这样在其...

0

关于PCB的小结

• hzp08041234 发布于 电路设计
• 1609 收藏

.DSN格式文件怎么打开？ 工程上常见的.DSN文件，一般为isis或OrCAD电路图文件，可以使用相关软件打开。不过需要注意的是：即使安装了OrCAD 10.5版本该文件也无法通过双击打开，必须要选择菜单file->open才能打开。注：OrCAD为Cadence软件组...

0

PCB进程控制块

• 罗明从 发布于 电路设计
• 1182 收藏

class="markdown_views prism-atom-one-light"> https://blog.51cto.com/10740590/1785457（来源博客） struct task_struct { volatile long state; //说明了该进程是否可以执行,还是可中断等信息 ...

0

SPI_Study &PCB study

• tianlong253 发布于 电路设计
• 1133 收藏

spi学习总结： 首先要明白SPI的几种模式，并且要明白spi的pol极性和PHA相位是由从机决定的。模式参考https://www.cnblogs.com/adylee/p/5399742.html 我做的这个是基于xmc4800的spi主从通信，基本思路是，根据时序图，用GPIO拉高...

0

（转）PCB技术

• 温柔的绳索 发布于 电路设计
• 1494 收藏

  转自http://liuniu.blog.com.cn/archives/2008/2631710.shtml 1.原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件...

0

高速pcb的布线

• lifan_3a 发布于 电路设计
• 1512 收藏

1、如何处理实际布线中的一些理论冲突的问题问：在实际布线中，很多理论是相互冲突的；例如： 1。处理多个模/数地的接法：理论上是应该相互隔离的，但在实际的小型化、高密度布线中，由于空间的局限或者绝对的隔离会导致小信号模拟地走线过...

0

PCB布线原则

• jianjun 发布于 电路设计
• 1122 收藏

布线原则：走线的学问是非常高深的，每人都会有自己的体会，但还是有些通行的原则的。              　　 ◆ 高频数字电路走线细一些、短一些好              　　 ◆ 大电流信号、高电压信号与小信号之间应该注意...

0

PCB布线规则（一）

• yujianlai 发布于 电路设计
• 1366 收藏

IC去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。 对于芯片VCC的LAYOUT，原则上先进大电容再进小电容，大C->小C->CPU,效果要好一些。因为小电容的谐振频率要比大电容高，靠近芯片能够使较高频率分量的回流...