stm32外部时钟权限引脚输出出现异常

2019-07-18 17:36发布

       我自己设计的一块STM32的板子,上面包含了时钟模块和网口模块,可以实现与电脑的tcp连接通信。其中我给板子设置了相关的时间权限,在时间权限内我让某个io引脚输出低电平,时间权限外输出高电平。当我把网口模块与电脑的网口连接时,一启动权限引脚的输出是符合的。但是我将网口拔下来再重新给板子上电,此时权限引脚的输出却是异常,在权限内也是输出高电平,但是我继续将网口与电脑接上,权限引脚的输出又变得正常了。
       完全搞不懂原因,求各位大神指点
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
10条回答
shugan2011
1楼-- · 2019-07-19 16:05
你这个问题可能跟上电后,外设初始化有关系。
你可以尝试下RESET的时候,应该是正常的,重新上电后才有这样的问题
TOPCB
2楼-- · 2019-07-19 16:06
你把你的电路图贴出来,要不然全靠猜测。
cnm7
3楼-- · 2019-07-19 20:30
用示波器,万用表测量硬件,测量引脚电压,以及初始化代码对比下
梦中之境
4楼-- · 2019-07-19 23:47
你好,我现在也在做以太网通讯,遇到了一些问题。可以指点一下吗?QQ 1297437371

一周热门 更多>