探索者f407系统时钟配置128MHz

2019-07-20 10:09发布

探索者F407开发板外接晶振8M，设置的相应的分频器M=8,倍频器系数N=336，分频器分频系数P=2，那么主PLL生成的第一个输出高速时钟PLLP为(8*N)/(M*P)=168MHz，系统时钟最高168M，
那么这个倍频系数N可以设置为256（M=8,P=2），然后系统时钟为128MHz（未超过168MHz）？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。