stm32f4 ADC采样频率是多少?

2019-07-20 10:23发布

  对于F4ADC配置有几点疑问希望大家帮忙解答一下:  问题1:这个表的意思是否是说明F4在供电电压大于2.4V时其最大时钟是36MHZ?当其时钟在30MHZ时,外部触发采样频率最大为1764KHZ?
 如果上面这个问题是对的话,那么对于库函数的几项操作有点疑问:  这个说明给出了ADC转换时间的计算方式,那么对应的我配置如下:
//ADC时钟为APB2的4分频->84/4=21MHZ(F407ADC在2.4-3.6V供电电压下最大速率36M,稳定速度为30M)
        ADC_CommonInitStructure.ADC_Prescaler=ADC_Prescaler_Div4;
//配置ADC1规则组(得出其单次采样时间为->(3+12)/21≈0.7us)
ADC_RegularChannelConfig(ADC1,ADC_Channel_10,1,ADC_SampleTime_3Cycles);
//两次采样的间隔时间为5个ADC时钟周期(5/21≈0.24us)
        ADC_CommonInitStructure.ADC_TwoSamplingDelay=ADC_TwoSamplingDelay_5Cycles;
问题2:按照如上数据理论值计算其最大采样频率:0.7+0.24≈1us->1MHZ,是否是这样计算的?
问题3:我想用ADC+DMA+TIM触发的方式来做一个简易的示波器,方法就是通过TIM的定时触发ADC采样,将采样值装入DMA缓存中,DMA装满后触发LCD刷新程序。
有一个概念我不是很清楚,比如我一屏采100个点,要能显示400HZ的正弦信号,是不是说我ADC采样速率至少要100*400=40KHZ的速率呢?
补充内容 (2017-5-12 17:49): 更正一个几年前的错误, ADC_CommonInitStructure.ADC_TwoSamplingDelay=ADC_TwoSamplingDelay_5Cycles; 此项配置仅仅用于双重或三重交错模式下才有效,也就是说之前的计算是错误的
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
47条回答
正点原子
1楼-- · 2019-07-20 12:35
没玩过f4还,呵呵。
KC_CEC
2楼-- · 2019-07-20 17:25
 精彩回答 2  元偷偷看……
KC_CEC
3楼-- · 2019-07-20 19:35
 精彩回答 2  元偷偷看……
KC_CEC
4楼-- · 2019-07-20 22:50
现在通过定时器触发AD采样,放入DMA缓存中。采样间隔是0.5us,12位采样精度,也就是2M的频率了,效果还是挺稳定的。已经能够满足我的要求了,结贴了。
jj123paopao
5楼-- · 2019-07-21 04:13
 精彩回答 2  元偷偷看……
KC_CEC
6楼-- · 2019-07-21 08:17
回复【6楼】jj123paopao:
---------------------------------
1、在f1中校准过程如下:
启动校准->检测校准是否结束
整个过程中,除了软件使能校准外,外部不需要人为的操作。就是说整个过程是自动的,
既然是自动的,又需要人来软件使能不是多此一举了吗?所以f4取消了这个功能,应该
是在使能ADC的时候就内部自动校准了。(我看了手册,并没有说这部分,仅仅是我的猜测呵呵)
2、配置中断的时候并没有软件触发这个选项,配置中断是配置ADC进入中断的条件。
你要控制ADC是否开始,就直接设置是否进行转换就行了

一周热门 更多>