F4的DCMI 最高能接收的PIXCLK是多少

2019-07-20 17:24发布

数字摄像头接口使用 PIXCLK 和 HCLK 这两个时钟域。伴随 PIXCLK 产生的信号稳定之后, 将在 HCLK 上升沿时对这些信号采样。HCLK 域中的一个使能信号用于指示摄像头发出的数 据已稳定,可进行采样。PIXCLK 的最大周期必须大于 2.5 个 HCLK 周期。


上面說的是指HCLK就是168MHz嗎?   所以PIXCLK最高就是 168M/2.5 = 67.2M 這樣??


数字摄像头接口是一个同步并行接口,可接收高速(可达 54 MB/s)数据流。


上面這段話又怎麼理解...如果是最高速是54 MB/s...那最高PIXCLK就是54MHz嗎.??
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
正点原子
1楼-- · 2019-07-20 23:14
 精彩回答 2  元偷偷看……
xuande
2楼-- · 2019-07-21 05:11

猜的,供参考:

168M是“根”时钟,
CPU内部分多种总线,每种总线连接不同的设备,HCLK似乎是某个Hxxxx总线的时钟,
每种总线的时钟可以单独设置,不一定相同,都来源于168这个根。

不同频率一般是不同角度造成的。
大意是这样:
gun,可以一秒打100发子弹,速度就是 100发/S,
但要算上搬运、装填的时间,可能只有 1发/S。



一周热门 更多>