TI

谈程序在RAM，FLASH 和外部RAM中运行的速度

2019-07-22 17:09发布

站内问答 / TI MCU
4027 0 1568
以TMS320F28335芯片为例
在内部RAM中程序能够，达到150MHZ，也即150MIPS.

用下面这段程序测试：

   for(;;)                                                                             |
   {                                                                                    |
     GpioDataRegs.GPACLEAR.bit.GPIO0=1;                   |
        DSP28x_usDelay(29992);//29992*5+9个时钟周期   |总共300001个时钟周期
     GpioDataRegs.GPASET.bit.GPIO0=1;                        |
        DSP28x_usDelay(30000);//30000*5+9个时钟周期   |
   }                                                                                    |

在RAM中运行上面的程序能够正常，GPIO 的周期为500HZ


在外部RAM中运行在外部RAM中最大能达到多少的速度呢？

试一下，在28335中，XCLK=SYSCLK的时候。设置
    XintfRegs.XTIMING7.bit.XRDLEAD = 1;
    XintfRegs.XTIMING7.bit.XRDACTIVE =2;
    XintfRegs.XTIMING7.bit.XRDTRAIL = 1;             也就是说XINTF读取一个外部RAM中的数据要1+3+1个时钟周期，为5

跑上面谈到的程序，GPIO的周期为100HZ，比在RAM中慢了5倍，因为RAM中读取一个数据只要1个时钟周期，外部RAM中读取要5个

改变一下：
    XintfRegs.XTIMING7.bit.XRDLEAD = 1;
    XintfRegs.XTIMING7.bit.XRDACTIVE = 1;
    XintfRegs.XTIMING7.bit.XRDTRAIL = 0;            也就是说XINTF读取一个外部RAM中的数据要1+2+0个时钟周期，为3

跑上面谈到的程序，GPIO的周期为166.7HZ,899984时钟周期，因为RAM中读取一个数据只要1个时钟周期，外部RAM中读取要3个


理论上在外部RAM中运行最快可以为75MHZ，但一般我们只能达到50MHZ，因为一般我们不能设置.XRDACTIVE 为0


在FLASH中运行在FLASH中运行上面的程序，打开flash pipeline。会发现运行的比外部RAM还慢，只有138.888HZ的GPIO周期。

FLASH中运行程序，需要说到FLASH pipeline。

FLASH pipeline可以一次读取FLASH中的64bits，也就是正常的4条指令。那么理论上有FLASH pipeline的时候，FLASH的运行最优的速度为37 ns的FLASH介入时间乘以4，也就是108 MHz 。

但是，如果如我上面的测试代码那样充满了跳转指令（也即FLASH pipeline一次取4个指令指令后发现是跳转指令无法连续运行后面的指令）那么最坏的结果，是FLASH运行在108/4，27MHZ下。

所以，只能这样说，程序在FLASH中的运行速度为27~108MHZ，一般情况下，程序优化的还不错跳转指令比较少，在FLASH中28335的运行速度为80~90MHZ。


发送
 看不清?
0条回答

一周热门 更多>

相关文章