【TI DSP分享季】+DSP硬件开发设计中的基本问题及解决

2019-07-23 13:08发布

如题,这个问题或许比较常见,但是在这里我还是就几个主要的问题跟大家一块的探讨并解决的,都是再设计方案的时候需要注意的:
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
vibra2016
1楼-- · 2019-07-24 07:38
6. 使用电平转换的必要性及怎样使用电平转换
   这个问题在很多其他MCU的设计中经常出现的,也是很必要的:
  (1) DSP系统中难免存在5V/3.3V混合供电现象;
   (2)I/O为3.3V供电的DSP,其输入信号电平不允许超过电源电压3.3V;
   (3)5V器件输出信号高电平可达4.4V;
   (4)长时间超常工作会损坏DSP器件;
   (5)输出信号电平一般无需变换。
   那么又怎样去设计使用好电平转换的呢——
   
vibra2016
2楼-- · 2019-07-24 08:33
这个需要参考下下边的:
(1)总线收发器(Bus Transceiver):
常用器件: SN74LVTH245A(8位)、SN74LVTH16245A(16位)
特点:3.3V供电,需进行方向控制,
延迟:3.5ns,
驱动:-32/64mA,
输入容限:5V
应用:数据、地址和控制总线的驱动
(2)总线开关(Bus Switch)
常用器件:SN74CBTD3384(10位)、SN74CBTD16210(20位)
 特点:5V供电,无需方向控制
延迟:0.25ns,驱动能力不增加
应用:适用于信号方向灵活、且负载单一的应用,如McBSP等外设信号的电平变换
(3)2选1切换器(1 of 2 Multiplexer)
常用器件:SN74CBT3257(4位)、SN74CBT16292(12位)
特点:实现2选1,5V供电,无需方向控制
延迟:0.25ns,驱动能力不增加
应用:适用于多路切换信号、且要进行电平变换的应用,如双路复用的McBSP 4,CPLD 3.3V供电,但输入容限为5V,并且延迟较大:>7ns,适用于少量的对延迟要求不高的输入信号 5,电阻分压 10KΩ和20KΩ串联分压,5V×20÷(10+20)≈3.3V  
vibra2016
3楼-- · 2019-07-24 11:23
 精彩回答 2  元偷偷看……
tanbobojack
4楼-- · 2019-07-24 13:39
好东西,,收着
gyx19930126
5楼-- · 2019-07-24 16:08
感谢
zhangmangui
6楼-- · 2019-07-24 20:06
总结这么详细 非常赞

一周热门 更多>