关于MSP430时钟系统问题

2019-07-23 13:17发布

各位大大,小弟刚接触MSP430f4152芯片,关于时钟问题有点想不明白。看到例程代码如下:
#include "msp430x44x.h"
void main(void)
{
  WDTCTL = WDTPW + WDTHOLD;    // 停止看门狗
  SCFI0 |= FN_2;                  
FLL_CTL0 = XCAP18PF;
SCFQCTL = 74;                   // (74+1) ×32768 = 2.45Mhz
P1DIR = 0x22;                   // P1.1 & P1.5 输出
  P1SEL = 0x22;              // P1.1 & P1.5输出 MCLK & ACLK
  while(1);                       
}
为什么P1.1可以输出MCLK,P1.5输出ACLK?
还有想问下如何配置各个引脚的时钟?看data sheet哪个部分的资料?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
vivilzb1985
1楼-- · 2019-07-23 13:18
这个配置还是比较简单的,比起其他的单片机,该单片机的没有啥倍频分频的问题的。
aerwa
2楼-- · 2019-07-23 15:09
 精彩回答 2  元偷偷看……
dirtwillfly
3楼-- · 2019-07-23 15:33
看IO相关的部分就可以,建议结合例程,再去查datasheet
迪卡
4楼-- · 2019-07-23 21:32
为什么P1.1可以输出MCLK,P1.5输出ACLK?

P1.1和P1.5有第二功能吧,看看芯片手册怎么定义IOP1的
Thor9
5楼-- · 2019-07-23 22:18
为什么P1.1可以输出MCLK,P1.5输出ACLK?

这应该是芯片引脚就是这样定义的吧,属于内部硬件结构问题
lida0604
6楼-- · 2019-07-24 00:48
感谢各位大大的回答,仔细看了芯片I/O的复用功能后,确实是引脚的复用功能。

一周热门 更多>