这是什么原因-第2页回答

这是什么原因

2019-07-23 16:29发布

今天做了一个I/O口的输入检测
设置P1DR &= ~(BIT1 + BIT2 + BIT3 + BIT4);
将P1.1-P1.4口悬空，用示波器和电压表测量，发现P1.1-P1.3为高电平，P1.4为低电平
请问这是什么原因

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

16条回答

1楼-- · 2019-07-24 10:04

悬空的电压可能低也可能高，一般都要外加上拉电阻的。

2楼-- · 2019-07-24 10:37

不用的IO下拉就好了

3楼-- · 2019-07-24 11:36

精彩回答 2 元偷偷看……

4楼-- · 2019-07-24 17:16

电平处于高阻状态了么

5楼-- · 2019-07-24 22:18

这个再看下其他相关寄存器的设置的

6楼-- · 2019-07-24 23:14

还有特别看下这几个IO口的外围有上下拉电阻的设计以及接其他设备没有的。。