这是什么原因-第3页回答

这是什么原因

2019-07-23 16:29发布

今天做了一个I/O口的输入检测
设置P1DR &= ~(BIT1 + BIT2 + BIT3 + BIT4);
将P1.1-P1.4口悬空，用示波器和电压表测量，发现P1.1-P1.3为高电平，P1.4为低电平
请问这是什么原因

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

16条回答

1楼-- · 2019-07-25 03:58

IO口的入状态不明，是随机的

2楼-- · 2019-07-25 05:53

精彩回答 2 元偷偷看……

3楼-- · 2019-07-25 09:37

悬空的设置吗？

4楼-- · 2019-07-25 11:52

如果引脚不使用，就不要配置了。