看你需要什么样的主频了，
反正最大PLL不超过72M，简单的改，8M设成9倍频，
12M设成6倍频就行了。
我不用HAL库，修改寄存器的话，
RCC->CFGR|=4<<18;   //设置PLL值为6倍频，得到72M就行了。

323232 发表于 2018-7-30 16:57
你对时间没有要求的话  不改都没什么大问题

可能不行，PLL最大输出72M，
12M仍按照原来的倍频的话，
就大大超出了。

warship 发表于 2018-7-30 17:05
可能不行，PLL最大输出72M，
12M仍按照原来的倍频的话，
就大大超出了。

倍频设置为6，刚好6*12 = 72可是还是不对

warship 发表于 2018-7-30 16:53
看你需要什么样的主频了，
反正最大PLL不超过72M，简单的改，8M设成9倍频，
12M设成6倍频就行了。

思路对着呢。我把HSE设置为12M，倍频设置为6，但是还是不对

十日 发表于 2018-7-30 18:14
思路对着呢。我把HSE设置为12M，倍频设置为6，但是还是不对

何以看出不对？