如何用CPU的IO和mos管实现高电平,低电平和高阻态

2019-07-25 11:15发布

搜狗截图17年11月14日0911_2.png 搜狗截图17年11月14日0905_1.png

如上图所示,CS是一个压敏元件,可以等效于一个可变容量的电容(8pf~100pf)+一个内阻。
CC是100pf电容。

我的MCU操作是:
1,充电。
2,电荷转移测量输出电压。
3,放电复位。

现在充电和放电都好说,直接IN1输出高低电平即可。
但是第二步电荷转移需要IN1实现高阻态。
经我用示波器观察电荷转移过程中的输出电压,发现高阻态的阻碍能力不足,电容放电很快。


官方的第二张图是用一个三态门。(这个如何选型我也是没有头绪)
有人告诉我用一个MOS管可以暂时充当三态门的作用。(然而具体怎么设计电路我也是没有经验)

所以现在我面临的问题如题。MCU的IO高电平的时候是3.3v输出。我把IO配置为高阻态的方法是设置为下拉输入(下拉13K)。

友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
shirl
1楼-- · 2019-07-25 14:45
有三态门的芯片啊为啥要用mos?

用mos一般来说:上面pmos下面nmos 两都不导通即高阻(对源对地阻抗无穷大 不漏电流)。

用示波器观察时应该注意:示波器相当于1M//几十pF的电容,so不能简单的去连接,有漏电流,观测点需要+高阻抗buff 之后再观测


再看mcu 配高阻时,不应该有下拉电阻【高阻-对源对地阻抗无穷大 不漏电流】下拉13K 即漏约200 多uA电流(@ucs=3V)


如果mcu配置成浮空输入时依然有漏电流 可以加大R1电阻。但是充放电时间常数将变化
XUZJWWSZ
2楼-- · 2019-07-25 18:17
shirl 发表于 2017-11-14 13:02
有三态门的芯片啊为啥要用mos?

用mos一般来说:上面pmos下面nmos 两都不导通即高阻(对源对地阻抗无穷大 ...

多谢指点,我消化一下,还有好多问题,电路基础不好,惭愧

一周热门 更多>