DSP和FPGA的时钟信号如何产生？-第3页回答

DSP和FPGA的时钟信号如何产生？

2019-07-28 17:25发布

我做的一个基于DSP的系统中，DSP做主处理器，控制着整个系统，包括信号处理，整体调度等；选择了一块Xilinx的FPGA做FIFO UART和系统的逻辑控制和译码。DSP的时钟输入为15MHz,经过内部的PLL倍频为较高频率，FPGA需要25M或一下的时钟输入。

我的问题是DSP和FPGA的时钟信号如何产生？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。