TI

DSP对异步存储器的--读时钟ARE的频率 是怎么控制的呢？

2019-07-28 19:18发布

站内问答 / TI MCU
14533 4 1610
具体应用情况:
5509A DSP 的CE1空间外接了一个异步存储器（FIFO），由DSP提供的异步读时钟 ARE 的频率是怎么控制的呢？是主频/(建立时间+选通时间+保持时间)吗？  当然这三个时间可由相关寄存器配置。
比如主频设为144MHz，建立时间为2个CLK周期，选通时间为5个CLK周期，保持时间为1个CLK周期，那么ARE 频率=144/（2+5+1）=18MHz 吗？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
zhangmangui
1楼-- · 2019-07-28 23:21
 精彩回答 2  元偷偷看……
zhaironghui
2楼-- · 2019-07-29 01:42
本帖最后由 zhaironghui 于 2015-1-15 18:50 编辑

昨天和师兄用示波器观察了下，通过改变  建立时间、选通时间、保持时间，的确可以改变ARE的频率，读每个数据时 CLK，CE1，ARE 的变化都正常，ARE在CE1变低之后紧接着变为低电平。但两个连续的CE1低电平之间的时间为什么那么长？
zhaironghui
3楼-- · 2019-07-29 06:27
已解决。还是TI售后给力。
firstblood
4楼-- · 2019-07-29 10:28
是啊，TI售后的都非常认真负责的。我一般遇到啥问题的就找他们相关技术人员的。

一周热门 更多>

相关文章