2019-07-31 14:29发布
zhangmangui 发表于 2015-1-11 21:27 从时序看 不是很复杂 ROG完全可以用GPIO完成 主要是CLK看看需要多快 我的建议是GPIO配合McBSP就可以 ...
sdsxssl 发表于 2015-1-12 09:47 在时序图中那个clk信号中1那个地方的脉冲宽度明显要比其他地方宽很多,这是怎么实现的? 还有就是时序图 ...
faller_up 发表于 2015-1-13 11:06 以前研究生的时候,课题有一部分就是CCD的驱动,用的是IL-P3芯片,驱动信号比你这个复杂很多,用的FPGA驱动 ...
zhangmangui 发表于 2015-1-12 22:15 如果要用串行输出接口的话 时钟在1位置确实不好控制 如果用PWM模块处理到是可以 RS就相当于在一 ...
最多设置5个标签!
ROG完全可以用GPIO完成 主要是CLK看看需要多快
我的建议是GPIO配合McBSP就可以完成
当然比起FPGA 肯定没有那么方便了
在时序图中那个clk信号中1那个地方的脉冲宽度明显要比其他地方宽很多,这是怎么实现的?
还有就是时序图中rs信号怎样产生比较好呢?( 从图中看rs信号和clk信号是周期相同占空比不同,rs信号可以由clk信号得到吗?)
如果要用串行输出接口的话 时钟在1位置确实不好控制
如果用PWM模块处理到是可以 RS就相当于在一定的周期频率信号中设置一个占空比
CLK也用PWM波 在1时刻 强制输出高 等待RS的几个周期过后再使能输出
是的,现在正在用dsp的pwm模块。第一次实际做一些东西,好多都不懂。
我试试。。开始做的时候一点思路都没有,谢谢了。。。
一周热门 更多>