ATMega64工作在5伏电压下能够兼容3.3V的管脚电平么?

2019-03-24 21:13发布

本信息来自合作QQ群:电子工程师技术交流(12425841) 群主在坛子ID:Kata


ATMega64的
符号参数条件最小值典型值最大值单位
VIL 输入低电压除了 XTAL1 和RESET 引
脚-0.5 0.2 VCC
(1) V
VIL1 输入低电压XTAL1 引脚,外部时钟-0.5 0.1 VCC
(1) V
VIL2 输入低电压RESET 引脚-0.5 0.2 VCC
(1) V
VIH 输入高电压除了 XTAL1 和RESET 引
脚0.6 VCC
(2) VCC + 0.5 V
VIH1 输入高电压XTAL1 引脚,外部时钟0.7 VCC
(2) VCC + 0.5 V

我理解为3.0V为其管脚最小识别高电压,但是另一个片子是3.3V,理论上应该可以,但容限为0.3V,有点不踏实


想问问有过类似经验的确认一下 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
easy.释
1楼-- · 2019-03-25 06:47
那你有没有查过3.3V输出电平是不是3.3v呢?
蒋李
2楼-- · 2019-03-25 10:28
现在手头还没有片子。打算用sst36vf1601

数据手册上最大供电为3.6V。我用的3.3V供电
easy.释
3楼-- · 2019-03-25 15:52
你现在关心的是供电电压还是信号输出电压?
蒋李
4楼-- · 2019-03-25 17:40
DC OPERATING CHARACTERISTICS VDD = 2.7-3.6V
Symbol Parameter
Limits
Freq Min Max Units Test Conditions
IDD
1 Active VDD Current
Read 5 MHz 15 mA CE#=OE#=VIL, WE#=VIH,
1 MHz 10 mA All I/Os open
Program and Erase 40 mA CE#=WE#=VIL, OE#=VIH
ISB Standby VDD Current 20 μA CE#, RST#=VDD±0.3V
IALP Auto Low Power VDD Current 20 μA CE#=0.1V, VDD=VDD Max
WE#=VDD-0.1V
Address inputs=0.1V or VDD-0.1V
IRT Reset VDD Current 20 μA RST#=GND
ILI Input Leakage Current 1 μA VIN =GND to VDD, VDD=VDD Max
ILIW Input Leakage Current
on WP# pin and RST# pin
10 μA WP#=GND to VDD, VDD=VDD Max
RST#=GND to VDD, VDD=VDD Max
ILO Output Leakage Current 1 μA VOUT =GND to VDD, VDD=VDD Max
VIL Input Low Voltage 0.8 V VDD=VDD Min
VILC Input Low Voltage (CMOS) 0.3 V VDD=VDD Max
VIH Input High Voltage 0.7 VDD V VDD=VDD Max
VIHC Input High Voltage (CMOS) VDD-0.3 V VDD=VDD Max
VOL Output Low Voltage 0.2 V IOL=100 μA, VDD=VDD Min
VOH Output High Voltage VDD-0.2 V IOH=-100 μA, VDD=VDD Min
easy.释
5楼-- · 2019-03-25 20:09
供电3.3v,输出电平就一定要是3.3整么?
蒋李
6楼-- · 2019-03-25 21:57
 精彩回答 2  元偷偷看……

一周热门 更多>