3　存储控制程序流程


　　程序启动后，首先将硬盘Device register中的SRST置1使硬盘复位，在硬盘复位后读取MBR0和BPB0，在FAT中找到Special Sector并检查是否有标志位0x55FF，如果没有则说明硬盘是第1次被使用，如果有则从中读取参数准备传输数据。


　　(1) 为了在每次启动程序后能迅速查找到应使用的文件名、下一个空簇的位置、正在使用的磁盘等参数，将硬盘第3簇中第1扇区标志为Special Sector，用于储存这些参数。


　　(2)每个磁盘被划分出200M空间为保留区，当发现磁盘空间不足200M时即显示磁盘已满，不在用当前磁盘存储数据而是使用下一个磁盘。


　　(3)每个磁盘第2簇为目录区，因使用短文件名无子目录，所以当每簇为16扇区时目录区共可储存256个文件名。


　　(4)数据文件大小固定为40M。


　　如果硬盘是第一次被使用，则主机顺次读取MBR0、BPB0、MBR1、BPB1直到查询到最后一个硬盘分区，并将相关参数如每个分区的大小、分区的逻辑地址、每个分区数据空间起始段的逻辑地址、FAT表逻辑地址等信息写入Special Sector，并做一个文件的目录（32字节）将第一个文件命名为“000.dat”。


　　当FAT中第三簇被标志为坏簇时，表明已经在硬盘上划分Special Sector并已存入硬盘参数。主机从Special Sector中读取下一个可用空簇，并计算这一簇在FAT中的位置并将FAT读入C54的RAM中，读取Special Sector中的文件名及相关参数并将其写入目录区。然后查询BIO，当BIO为低电平时开始传输数据（参见储存板接口），传输数据时FPGA启动元件 trans_data，由主机发出XF作为启动信号。FPGA从FIFO中每读出2Bytes向硬盘写一次，连续写256次，即向硬盘传输512字节数据。主机每发出一个XF下降沿FPGA就从FIFO中读取512字节数据并存入硬盘。

　　传输40M数据结束后，主机将根据传输的扇区数填写FAT表，判断硬盘空间是否小于200M、已储存的文件数是否大于256，如果为真则再次存储数据时将使用下一个磁盘分区。


　　4　硬盘操作控制流程


　　我们一般习惯称硬盘接口为IDE接口[3]，对硬盘的操作如读写扇区，发送命令等都是通过读写寄存器来完成的，每向硬盘发送一组命令后都要读取状态寄存器中的信息，通过状态寄存器的值来判断硬盘是否已经执行完所发送的命令。


　　4.1  硬盘启动操作


　　硬盘加电后应先将硬盘复位，硬盘复位方式有三种，本设计采用的是将SRST置1，当SRST被置1后硬盘立即复位，这时应至少等待2ms才读取Status register。如果Status register的值为80h，则表明硬盘已完成复位。硬盘启动流程见图2。

图2　硬盘启动程序流程图   

LBA＝（柱面编号×磁头数＋磁头编号）×扇区数＋扇区编号－1


　　将命令READ SECTOR或WRITE SECTOR写入Command register后，在400ns内Status register的值并不可靠，所以需等待400ns才能读取Status register，这段等待时间可以通过读取Alternate Status register和Error register度过，读取的数值应被丢弃。当状态寄存器的值为58h时，表示硬盘已经可以从Data register接收或传输数据。


　　4.3  DMA操作流程


　　DMA操作与I/O操作相似，流程见图4，首先应向硬盘发送命令参数，将要读写的扇区数目写入 Sector count register，将扇区的逻辑地址写入LBA High register、LBA Mid register和LBA Low register，将要接收命令的设备号写入Device register。将命令READ DMA或 WRITE DMA写入Command register后，在400ns内Status register的值并不可靠，所以需等待400ns才能读取Status register，这段等待时间可以通过读取Alternate Status register和Error register度过，读取的数值应被丢弃。当状态寄存器值为58h时主机应给出DMA初始化时序开始传输数据。

图4 　DMA操作流程图
　　5　设计中的重点

　　5.1  采样率问题

　　数据采集及存储系统一般都有采样率要求，采样率一般要求大于50K，才能满足快速实时采集数据的要求。本系统中速度较慢的环节是硬盘存储环节，硬盘接口设计存盘速度为7.8Mbyte/S，显然采集速率与存盘速率并不匹配，解决的措施为采用一片 FIFO作为数据缓冲区。由于对硬盘操作过程中，需不断查询其状态，而硬盘状态改变时间又不确定，所以要选用存储深度较大的FIFO作为缓存，IDT公司的72V2101满足设计要求[5]。工作时数据直接将数据写入FIFO，FPGA查询FIFO的状态，为非空时，协调DSP访问硬盘，进行存储操作，这样采用FIFO作为缓存的方案解决了速率匹配问题[4]，当采样率为80k时，数据流为5Mbyte/S，本系统设计存盘速度为7.8Mbyte/S，可以满足80K以内数据采样率系统的存盘要求。