Verilog的for循环的相关问题

2019-03-25 07:12发布

在书上看到,“for循环更多的表示为根据循环次数来复制一个电路”。那么我现在有一个问题,for循环的次数是一个input型的参数(位宽已知,具体是多少是由输入决定的)。这样可以被综合吗?
此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
heningbo
1楼-- · 2019-03-25 15:34
< / 试着用计数器去代替吧,一般可综合的代码,不用for。具体原因找本书看看。
平漂流
2楼-- · 2019-03-25 21:03
heningbo 发表于 2018-8-22 14:29
试着用计数器去代替吧,一般可综合的代码,不用for。具体原因找本书看看。

要处理的数据的个数未知,感觉没法使用计数器+case。DSP传一批数据给FPGA,数据量未知。仅在开始传数据的时候,DSP才告知FPGA有多少数据。
heningbo
3楼-- · 2019-03-25 22:42
那是你还没有将状态分析清楚吧
heningbo
4楼-- · 2019-03-26 02:09
我觉得DSP传给你的数值应该有个上限,那你设置一个reg,然后通过计数器去判断,当数值大于或小于reg时,做处理就行了。
平漂流
5楼-- · 2019-03-26 03:10
heningbo 发表于 2018-8-23 09:42
我觉得DSP传给你的数值应该有个上限,那你设置一个reg,然后通过计数器去判断,当数值大于或小于reg时,做 ...

了解,是有个最大限制,目前就让for循环次数按照这个最大的值来循环,然后寄存器按照最大的位宽来设置。
郝旭帅
6楼-- · 2019-03-26 08:33
 精彩回答 2  元偷偷看……

一周热门 更多>