哪位大神帮忙用FPGA设计两个窄脉冲模块酬金8K

2019-03-25 07:13发布

请大神设计两个窄脉冲模块，功能OK 必重谢，要求如下：
（以下两个模块采用fpga解决）
型号： ZFQ500PS5VA
技术附件：
产品指标：
一、采集模块 FPGA 母板
（1）接口： 1 个 PCIE 接口 1 个 USB 接口 1 个 Ethernet 接口 2 个 SGMII 接口 1 个 UART 接口 1 个 HMC 接口
二、窄脉冲发生模块
（1）总共四路脉冲信号，四路信号同步，重复周期 100us；
（2）第一路脉冲信号脉宽从 0.5ns 到 20ns 可调，调整步长 0.5ns；延时可调，调整范围 10ns~100us，调整步长与脉冲宽度有关；输出电压从 2~5V 可调；上升沿 130ps。（3）第二、三路脉冲信号，脉宽从 20ns~400ns 可调，调整步长 20ns；延时可调，调整范围 10ns~100us，调整步长 10ns；输出信号为单端输出，电压 2~5V 可调；输出信号上升沿 2ns。
（4）第四路脉冲信号，脉宽从 20ns~400ns 可调，调整步长 20ns；延时可调，调整范围 10ns~100us，调整步长 10ns；输出信号为单端输出，输出电压 3.3V；输出信号上升沿 2ns。
（5）模块尺寸：<360mm*360mm*90mm

三、采集模块采集子卡
（1）采样率：2GSPS；
（2）采样位数：8 位；
（3）耦合方式：交流耦合；
（4）模拟信号带宽：大于 1GHz；
（5）信号接口：SMA；
（6）数字接口：HMC；
（7）带平均功能，平均次数：2^15~2^18

型号： ZFQ500PS5VA
技术附件：
产品指标：
一、采集模块 FPGA 母板
（1）接口： 1 个 PCIE 接口 1 个 USB 接口 1 个 Ethernet 接口 2 个 SGMII 接口 1 个 UART 接口 1 个 HMC 接口
二、窄脉冲发生模块
（1）总共四路脉冲信号，四路信号同步，重复周期 100us；
（2）第一路脉冲信号脉宽从 0.5ns 到 20ns 可调，调整步长 0.5ns；延时可调，调整范围 10ns~100us，调整步长与脉冲宽度有关；输出电压从 2~5V 可调；上升沿 130ps。（3）第二、三路脉冲信号，脉宽从 20ns~400ns 可调，调整步长 20ns；延时可调，调整范围 10ns~100us，调整步长 10ns；输出信号为单端输出，电压 2~5V 可调；输出信号上升沿 2ns。
（4）第四路脉冲信号，脉宽从 20ns~400ns 可调，调整步长 20ns；延时可调，调整范围 10ns~100us，调整步长 10ns；输出信号为单端输出，输出电压 3.3V；输出信号上升沿 2ns。
（5）模块尺寸：<360mm*360mm*90mm

三、采集模块采集子卡
（1）采样率：2GSPS；
（2）采样位数：8 位；
（3）耦合方式：交流耦合；
（4）模拟信号带宽：大于 1GHz；
（5）信号接口：SMA；
（6）数字接口：HMC；
（7）带平均功能，平均次数：2^15~2^18

联系13651688380（可加微信）

此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。