< / 我想仿真一个分频系数为12的分频器。程序如下：
module div12(fm,clk);
output fm;
input clk;
reg fm;
reg[2:0] cnt=3'b000;
always @(posedge clk)
        begin
                if(cnt==3'b101)
                        begin fm <= ~fm;cnt<=0;end
                else
                        begin cnt<=cnt+1;end
        end
endmodule
testbench文件为
`timescale 1ns/1ns
module div12_testbench;
wire fm=0;
reg clk=0;
div12 div12(fm,clk);
always
                #10 clk=~clk;
endmodule

仿真结果为：


可是fm一直是一条红线。请问高手，为什么没有波形呢？谢谢！

本帖最后由 我就是ic小白 于 2018-5-11 22:42 编辑

chenbingjy 发表于 2018-4-18 09:11
我想仿真一个分频系数为12的分频器。程序如下：
module div12(fm,clk);
output fm;
input clk;
reg fm; ...

①fm是输出，测试文件中不能给输出赋值
②源代码中fm没有初始值，fm不能进行翻转，仿真时显示为不定态更改：源代码fm=0   或者fm=1

速率高建议用IP核避免亚稳态