verilog中module间连线问题

2019-03-25 07:17发布

代码如下:rst_n前为啥加感叹号,是不是写错了啊,lattice官网的例程,看到的请回复一下啊,谢谢

input rst_n;
EFB_UFM inst1 (        .wb_clk_i(clk_i ),                                        // EFB with UFM enabled
                                .wb_rst_i(!rst_n ),
                                .wb_cyc_i(wb_cyc_i ),
                                .wb_stb_i(wb_stb_i ),
                                .wb_we_i(wb_we_i ),
                                .wb_adr_i(wb_adr_i),
                                .wb_dat_i(wb_dat_i ),
                                .wb_dat_o(wb_dat_o ),
                                .wb_ack_o(wb_ack_o ),
                                .wbc_ufm_irq( )
                                );

此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
bioger
1楼-- · 2019-03-25 09:05
< / 那是去反的  这个估计跟时序有关系啊
刘成云
2楼-- · 2019-03-25 11:44
bioger 发表于 2018-2-5 15:54
那是去反的  这个估计跟时序有关系啊

那不是连线吗?取反是啥意思
ienglgge
3楼-- · 2019-03-25 17:23
!rst_n,就是把这个信号取反。跟连不连线没冲突啊。你理解成取反再连接就行了。
刘成云
4楼-- · 2019-03-25 18:52
ienglgge 发表于 2018-2-5 16:52
!rst_n,就是把这个信号取反。跟连不连线没冲突啊。你理解成取反再连接就行了。

明白了,多谢
mars4zhu
5楼-- · 2019-03-25 19:35
刘成云 发表于 2018-2-5 15:58
那不是连线吗?取反是啥意思

等效于在连接上接了一个反相器,Not-Gate。

一周热门 更多>